DE10011554A1 - Verfahren und Anordnung zur Kopplung eines digitalen Signalprozessors (DSP) mit einem Personalcomputer - Google Patents

Verfahren und Anordnung zur Kopplung eines digitalen Signalprozessors (DSP) mit einem Personalcomputer

Info

Publication number
DE10011554A1
DE10011554A1 DE2000111554 DE10011554A DE10011554A1 DE 10011554 A1 DE10011554 A1 DE 10011554A1 DE 2000111554 DE2000111554 DE 2000111554 DE 10011554 A DE10011554 A DE 10011554A DE 10011554 A1 DE10011554 A1 DE 10011554A1
Authority
DE
Germany
Prior art keywords
signal processor
protocol
digital signal
port
personal computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2000111554
Other languages
English (en)
Inventor
Frank Czerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TECHNO TEAM BILDVERARBEITUNG G
Original Assignee
TECHNO TEAM BILDVERARBEITUNG G
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TECHNO TEAM BILDVERARBEITUNG G filed Critical TECHNO TEAM BILDVERARBEITUNG G
Priority to DE2000111554 priority Critical patent/DE10011554A1/de
Publication of DE10011554A1 publication Critical patent/DE10011554A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Anordnung anzugeben, mit denen der Hardware- und Softwareaufwand zur Realisierung einer schnellen Verbindung zwischen digitalen Signalprozessor und Personalcomputer wesentlich verringert werden kann. DOLLAR A Erfindungsgemäß gelingt die Aufgabe dadurch, daß mit einem Interface das Protokoll des Kommunikationsports des digitalen Signalprozessors (DSP) in ein ECP-Protokoll des parallelen Personalcomputer-Ports umgewandelt wird und das Interface einen Nibble-Zähler-Reverse, der mit einem Latch verbunden ist, und einen Nibble-Zähler-Forward, der mit einem Multiplexer verbunden ist sowie eine State-Machine enthält, wobei das Latch eine Schnittstelle zur Verbindung mit dem Kommunikationsport des digitalen Signalprozessors (DSP) enthält. DOLLAR A Die Erfindung betrifft ein Verfahren und eine Anordnung zur Kopplung eines digitalen Signalprozessors mit einem Personalcomputer.

Description

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Kopplung eines digitalen Signalprozessors mit einem Personalcomputer.
Zur Verbindung von digitalen Signalprozessor-Systemen mit einem Personalcomputer zur Übertragung von Daten und Steuerinformationen existieren eine Reihe verschiedener Schnittstellen. Bekannt sind
  • - Busanbindung über Standard-Bussysteme, wie PCI, CPCI, VME, VXI usw.
  • - JTAG (Boundary Scan) vor allem zur Kopplung von Emulatoren
  • - serielle Schnittstellen (RS422, RS232)
  • - parallele Schnittstellen durch Integration externer Hardware am DSP-Systembus
Nach US-PS 5.133.055 ist, die Verbindung eines Signalprozessors mit einem Personalcomputer zum Austausch von Steuerdaten und zur Initialisierung des Signalprozessors bekannt.
Im Standard IEEE 1284 sind verschiedene Übertragungsprotokolle für Parallelports angegeben. Hierzu gehören:
SPP Mode: unidirektionaler Standard-Parallelport
Nibble Mode: bidirektional unter Nutzung der Statusleitungen
Byte Mode: bidirektional mit IBM/PS2
EPP-Mode: bidirektional mit Hardware - Handshake
ECP-Mode: bidirektional mit Hardware - Handshake
Im Stand der Technik ist es bekannt, bidirektionale Kommunikationen mit dem Standard-Parallelport im Nibblemode auszuführen. Allerdings muß der für die Übertragung notwendige Handshake vom Programmierer selbst übernommen werden und senkt somit die erreichbare Übertragungsleistung.
Der ECP-Mode ist zum schnellen Datentransfer mit Druckern und Scannern geeignet. Er bietet als Erweiterung zum EPP-Mode FIFOs (First in First out Buffer) für den Datentransfer sowie die Möglichkeit einer Run-Length-Kodierung.
Den ECP-Mode unterscheidet vom EPP-Mode außerdem die explizite Umschaltung zwischen Senden und Empfangen. Während beim ECP-Mode eine sogenannte Negotiation beim Richtungswechsel durchlaufen werden muß, kann der Softwaretreiber beim EPP-Mode Senden und Empfangen jederzeit mixen. Dies führt dazu, daß der ECP-Mode durch den entstehenden Overhead beim Umschalten der Richtung für den Austausch kurzer Blöcke oder Einzelzeichen mit ständigem Richtungswechsel eine geringere Übertragungsleistung gewährleistet als der EPP-Mode.
US 5.432.698 beschreibt eine Kopplung eines Monitors an einen Personalcomputer unter Ausnutzung des parallelen Ports im Nibble Mode, wobei kein Kommunikationsport im Monitor verwendet wird, sondern eine aufwendige Busanbindung erfolgt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Anordnung anzugeben, mit denen der Hardware- und Softwareaufwand zur Realisierung einer schnellen Verbindung zwischen digitalen Signalprozessor und Personalcomputer wesentlich verringert werden kann.
Erfindungsgemäß gelingt die Lösung der Aufgabe mit den kennzeichnenden Merkmalen der Ansprüche 1 und 4. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.
Die Vorteile des erfindungsgemäßen Interfaces bestehen in der Nutzung eines Kommunikationsports des digitalen Signalprozessors und in der Nutzung des ECP-Modes der parallelen Schnittstelle des Personalcomputers.
Durch Nutzung des ECP-Modes des parallelen Ports des Personalcomputers können theoretisch Datenraten von bis zu 2 Mbyte/s erreicht werden.
Der Hardware- und Softwareaufwand zur Realisierung einer schnellen Verbindung zwischen digitalem Signalprozessor und Personalcomputer wird wesentlich verringert, da der Kommunikationsport schon eine wesentliche Schnittstellenfunktionalität bereitstellt und eine Anbindung an den DSP-Systembus und damit die Einbeziehung in dessen Arbitrierung entfällt.
Die Erfindung wird im Folgenden an einem Ausführungsbeispiel näher erläutert.
In der zugehörigen Zeichnung zeigen:
Fig. 1 das Blockschaltbild eines ECP-Link Port Interface und
Fig. 2 das State Diagramm der ECP-State Machine.
Zur Kommunikation eines Standard-PC mit einem digitalen Signalprozessors verbindet das erfindungsgemäße Interface einen Kommunikationsport des DSP mit dem Parallelport des Personalcomputer im ECP-Mode. Durch die Verwendung des ECP-Modes können Datenraten über 500 Kbyte/s erreicht werden. Durch Nutzung des Kommunikationsports des digitalen Signalprozessors entfällt eine aufwendige Busanbindung und die Funktionalität des Kommunikationsports (DMA usw.) innerhalb der Anwendersoftware kann genutzt werden.
Wie aus Fig. 1 ersichtlich ist, stellt das Interface die Umwandlung des DSP Kommunikationsport-Protokolls (ADSP 21062 Link Port) in das ECP-Protokoll sowie die Mechanismen des ECP-Modes bereit. Die Schaltungsanordnung besteht aus fünf Komponenten: dem Nibblezähler Forward, dem Nibblezähler Reverse, einem Latch, einer State Machine und einem Multiplexer. Die Übertragung beim Sharc Link Port basiert auf acht bzw. zwölf Nibble, welche vier Bit breit sind. Mittels des Nibblezählers-Reverse werden diese definiert in einem Latch zwischengespeichert und stehen nun in voller Wortbreite zur Verfügung. Die dargestellte Version des Interface arbeitet mit einer 8 Bit Übertragung und ist für eine 32 Bit Übertragung erweiterbar.
Der Nibblezähler signalisiert der ECP-State Machine eine erfolgreiche Übernahme der Daten vom DSP, worauf diese das zwischengespeicherte Byte per ECP-Protokoll zum Personalcomputer transferiert. Die State Machine übernimmt weiterhin die Handshakes der Übertragung, so daß eine Quittierung durch den Personalcomputer zu einer Quittierung im DSP führt und gleichzeitig die Bereitschaft zum Transfer des folgenden Zeichens darstellt, sowie den Nibblezähler zurücksetzt.
In der Forward-Richtung (Personalcomputer zum digitalen Signalprozessor) steht das zu übertragende Byte bis zum Handshake an den Datenleitungen des Personalcomputers zur Verfügung. Es wird daher wieder mit einem Nibblezähler ein Multiplexer gesteuert, welcher als letzte zwei Nibble die Bits 0 . . 3 bzw. die Bits 4 . . 7 des zu übertragenden Bytes auf die Datenleitungen des DSP-Kommunikationsport legt. Dieser Zähler generiert außerdem das Strobe-Signal für den Kommunikationsport. Ein Acknowledge des DSP führt zum Acknowledge für den Personalcomputer und gleichzeitigem Reset des Zählers, so daß das nächste Zeichen übertragen werden kann.
Fig. 2 zeigt das Statediagramm der ECP-State Machine. Nach dem Einschalten befindet sich die State Machine im Compatible-State, was dem Ausgangspunkt (SPP im Personalcomputer) entspricht. Pre_Forward realisiert die Negotiation und schaltet bei erfolgter Negotiation in den ECP-Forward Mode.
Beim Senden Forward wird durch HostClk (HClk) in den Senden Forward State geschaltet. Hier wird der Forward-Nibblezähler aktiviert und ein Byte, welches an den Datenleitungen des ECP-Ports anliegt, direkt zu den Link Port Datenleitungen gemultiplext (letzte zwei Nibble). Durch ein Acknowledge des DSP wird wieder in den Forward State geschaltet.
Mit nReverseRequest (L) wird die State Machine direkt vom Forward in den Reverse State geschaltet. Das SRR-Signal (Senden Reverse Request) schaltet in den Senden-Reverse-State, wenn ein vollständiges Wort übernommen wurde und im Latch steht. Außerdem muß der Personalcomputer mit HAck (L) signalisieren, daß er das Zeichen empfangen kann. Die States H_Ack, NC_Reset und RS_Ack realisieren danach eine Übertragungssequenz im Reverse Mode.
Mit BM (L) kann jederzeit ein Abbruch und die Rückkehr zum Compatible State, dem SPP Mode, erreicht werden.

Claims (4)

1. Verfahren zur Kopplung eine digitalen Signalprozessors (DSP) mit einem Personalcomputer (PC), dadurch gekennzeichnet, daß mit einem Interface das Protokoll des Kommunikationsports des digitalen Signalprozessors (DSP) in ein ECP-Protokoll des parallelen Personalcomputer-Ports umgewandelt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
  • - mit einem Nibble-Zähler-Reverse die 4-Bit-Daten-Nibble des DSP-Protokolls in einem Latch zwischengespeichert und mit einer Breite von 8 Bit zur Verfügung gestellt werden,
  • - in einem Nibble-Zähler Forward, welcher einen Multiplexer steuert, die 8 Bit breiten Daten des Personalcomputers (PC) auf die entsprechenden Nibble des DSP-Protokolls multiplext werden und
  • - in einer State-Machine, alle Acknowledge-Signale generiert und die parallelen Schnittstellen des Personalcomputers (PC) im ECP-Mode kontrolliert.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Daten mit einer Breite von 32 bit bearbeitet werden.
4. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Interface einen Nibble- Zähler-Reverse, der mit einem Latch verbunden ist, und einen Nibble-Zähler Forward, der mit einem Multiplexer verbunden ist sowie eine State-Machine enthält, wobei das Latch eine Schnittstelle zur Verbindung mit dem Kommunikationsport des digitalen Signalprozessors (DSP) enthält.
DE2000111554 2000-03-09 2000-03-09 Verfahren und Anordnung zur Kopplung eines digitalen Signalprozessors (DSP) mit einem Personalcomputer Withdrawn DE10011554A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000111554 DE10011554A1 (de) 2000-03-09 2000-03-09 Verfahren und Anordnung zur Kopplung eines digitalen Signalprozessors (DSP) mit einem Personalcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000111554 DE10011554A1 (de) 2000-03-09 2000-03-09 Verfahren und Anordnung zur Kopplung eines digitalen Signalprozessors (DSP) mit einem Personalcomputer

Publications (1)

Publication Number Publication Date
DE10011554A1 true DE10011554A1 (de) 2001-09-13

Family

ID=7634135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000111554 Withdrawn DE10011554A1 (de) 2000-03-09 2000-03-09 Verfahren und Anordnung zur Kopplung eines digitalen Signalprozessors (DSP) mit einem Personalcomputer

Country Status (1)

Country Link
DE (1) DE10011554A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619659A (en) * 1993-02-10 1997-04-08 Elonex Ip Holdings Ltd. System for extending ISA bus without using dedicated device driver software by using E2 P2 interface which provides multiplexed bus signal through standard parallel port connector
US5644593A (en) * 1994-09-02 1997-07-01 Microcom Systems, Inc. High performance communications interface
US5710939A (en) * 1995-05-26 1998-01-20 National Semiconductor Corporation Bidirectional parallel data port having multiple data transfer rates, master, and slave operation modes, and selective data transfer termination
US5809333A (en) * 1996-04-08 1998-09-15 Vlsi Technology, Inc. System for implementing peripheral device bus mastering in desktop PC via hardware state machine for programming DMA controller, generating command signals and receiving completion status
DE19742459A1 (de) * 1997-09-26 1999-04-08 Orga Kartensysteme Gmbh Einrichtung für den Betrieb einer Chipkarte und den Datenaustausch zwischen einer Chipkarte und einem mikroprozessorgestützten System
US6006284A (en) * 1997-03-31 1999-12-21 Sun Microsystems, Inc. Method and apparatus for driving a parallel part to provide multiple modes of communications between a host and a peripheral

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619659A (en) * 1993-02-10 1997-04-08 Elonex Ip Holdings Ltd. System for extending ISA bus without using dedicated device driver software by using E2 P2 interface which provides multiplexed bus signal through standard parallel port connector
US5644593A (en) * 1994-09-02 1997-07-01 Microcom Systems, Inc. High performance communications interface
US5710939A (en) * 1995-05-26 1998-01-20 National Semiconductor Corporation Bidirectional parallel data port having multiple data transfer rates, master, and slave operation modes, and selective data transfer termination
US5809333A (en) * 1996-04-08 1998-09-15 Vlsi Technology, Inc. System for implementing peripheral device bus mastering in desktop PC via hardware state machine for programming DMA controller, generating command signals and receiving completion status
US6006284A (en) * 1997-03-31 1999-12-21 Sun Microsystems, Inc. Method and apparatus for driving a parallel part to provide multiple modes of communications between a host and a peripheral
DE19742459A1 (de) * 1997-09-26 1999-04-08 Orga Kartensysteme Gmbh Einrichtung für den Betrieb einer Chipkarte und den Datenaustausch zwischen einer Chipkarte und einem mikroprozessorgestützten System

Similar Documents

Publication Publication Date Title
DE4426094C2 (de) Datenreduktion für Buskoppler
DE3218741C2 (de) Datentransferanordnung
DE60029066T2 (de) Server von Netzperipheriegeräten
DE19649258C2 (de) Bussystem und Verfahren zur Datenübertragung
DE2953444T1 (de) Bus collision a voidance system for distributed network data processing communications systems
DE4135830C2 (de) Parallelinterface
DE4010384A1 (de) Verfahren zur uebertragung von buendeldaten in einem mikroprozessor
EP0383986B1 (de) Verfahren und Anordnung zur Übertragung von Daten zwischen einer zentralen Datenstation und mehreren Datenendeinrichtungen im lokalen Bereich
DE4121446A1 (de) Terminal-server-architektur
DE2556624A1 (de) Schaltungsanordnung zur asynchronen datenuebertragung
DE3841370A1 (de) Verfahren und vorrichtung fuer eine crc-berechnung
DE69626929T2 (de) Bidirektionale parallelschnittstelle
DE4010311A1 (de) Datenprozessor
DE3151120A1 (de) Datenverarbeitungsanlage mit arbeitsspeicher und mehreren in serie geschalteten prozessoren
DE10011554A1 (de) Verfahren und Anordnung zur Kopplung eines digitalen Signalprozessors (DSP) mit einem Personalcomputer
EP0895168B1 (de) Kommunikationssystem mit einer seriellen Schnittstelle
DE4100018C2 (de) Verfahren zur Bedienungsbedarfsmitteilung zwischen zwei Stationen eines Computerbusses
DE4207573C2 (de) Parallele Schnittstelle zum Verbinden von Datenverarbeitungsgeräten
DE19962605B4 (de) IrDA-Kommunikations-IC, elektronisches Gerät und extern installiertes Kommunikationsgerät mit einer derartigen IrDA-Kommunikations-IC und Verfahren zum Hinzufügen einer IrDA-Kommunikationsfunktion
DE10336121B4 (de) Serielle asynchrone Schnittstelle mit SLIP-Kodierung/Dekodierung und CRC-Prüfung im Sende- und Empfangspfad
DE69315785T2 (de) Modulare Vorrichtung zum Koppeln und zum Multiplexen von unterschiedlichen Bussen
DE69222635T2 (de) Anordnung zum treiben von differentiellen und unsymmetrischen rechnerbussen
EP0718781B1 (de) Vorrichtung zur Verbindung zweier unterschiedlicher Rechnersysteme
DE69829988T2 (de) Bus-umformungs-adapter
DE60028549T2 (de) Busbrücke

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8141 Disposal/no request for examination