KR970076869A - 과소거될지 여부를 각각 점검하는 메모리 셀용 진단 포텐셜 발생기를 갖는 비휘발성 반도체 기억장치 - Google Patents

과소거될지 여부를 각각 점검하는 메모리 셀용 진단 포텐셜 발생기를 갖는 비휘발성 반도체 기억장치 Download PDF

Info

Publication number
KR970076869A
KR970076869A KR1019970019099A KR19970019099A KR970076869A KR 970076869 A KR970076869 A KR 970076869A KR 1019970019099 A KR1019970019099 A KR 1019970019099A KR 19970019099 A KR19970019099 A KR 19970019099A KR 970076869 A KR970076869 A KR 970076869A
Authority
KR
South Korea
Prior art keywords
diagnostic potential
diagnostic
potential level
level
memory
Prior art date
Application number
KR1019970019099A
Other languages
English (en)
Other versions
KR100249418B1 (ko
Inventor
미쓰루 세키구치
Original Assignee
가네꼬 히사시
닛폰덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰덴키 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970076869A publication Critical patent/KR970076869A/ko
Application granted granted Critical
Publication of KR100249418B1 publication Critical patent/KR100249418B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

n-채널 부동 게이트 타입 필드 효과 트랜지스터(MC11-MCmn)가 과소거 상태로 되고, 진단 포텐셜 발생기(16)는 소스 라인(SL)에 제1진단 포텐셜을 공급하고, 비 선택된 워드 라인(WL1-WLm)과 선택된 워드 라인(WL1-WLm)에 제2 및 제3진단 포텐셜을 공급하면, 제1진단 포텐셜과 제2진단 포텐셜 사이의 포텐셜 차이가 과소거 메모리 트랜지스터를 꺼지게 하고, 제1진단 포텐설과 제3진단 포텐셜 사이의 포텐셜 차이는, 과소거 메모리 트랜지스터가 켜지도록 하며, 행 어드레스와 열 어드레스를 사용하여 각 과소거 메모리 트랜지스터를 확인한다.

Description

과소거될지 여부를 각각 점검하는 메모리 셀용 진단 포텐셜 발생기를 갖는 비휘발성 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 전지적으로 소거 및 프로그램가능한 판독 전용 기억장치를 보여주는 블록도이다.

Claims (8)

  1. 다수의 메모리 트랜지스터의 각각은 가변 역치를 갖고 제1역치와 제2역치에 해당하는 제1로직레벨과 제2로직레벨 중의 하나의 데이터 비트를 저장하는 다수의 메모리 트랜지스터(MC11-MC1n, ..., MCm1-MCmn)를 포함하는메모리 셀 어레이(11)와, 상기 다수의 메모리 트랜지스터의 전류 입력 노드에 선택적으로 연결된 다수의 비트 라인(DL1-DLn)과,상기 메모리 셀 어레이로부처 메모리 트랜지스터를 선택할 수 있도록 다수의 메모리 트랜지스터의 제어 노드에 선택적으로 연결된 다수의 워드 라인(WL1-WLm)과, 다수의 메모리 트랜지스터의 배출 노드에 연결된 전류 배출 경로(SL)와, 메모리 트랜지스터의 각각이 다수의 비트 라인에 선택적으로 연결되고, 상기 메모리 트랜지스터의 각각을 통과하는 전류의 양에 기초해서 제1역치 또는 제2역치를 갖는지 결정하는 데이터 로직 레벨 판별 수단 (12b/13c)을 구비한 전기적으로 소거 및 프로그램 가능한 판독전용 기억장치(ROM)에 있어서, 다수의 메모리 트랜지스터의 각각이 제1역치와 제2역치 사이의 포텐셜 법위 외의 제3역치로 나타낸 과소거 상태로 들어갔는지를, 데이터 로직 레벨 판별 수단이 알아서, 제1진단 포텐셜 레벨과 제2진단 포텐셜 레벨 사이의 포텐셜 차이는 과소거 상태에 있는 다수의 메모리 트랜지스터의 각각이 꺼지도록하고, 제1진단 포텐셜 레벨과 제2진단 포텐셜 레벨 사이의 포텐셜 차이는 과소거 상태에 있는 다수의 메모리 트랜지스터의 각각이 켜지도록 하기 위해, 배출 경로에 제1진단 포텐셜(DP1)을 공급하고, 다수의 워드라인을 제2진단 포텐셜 레벨(GND)로부터 제3진단 포텐셜 레벨(DP2)로 순차적으로 변경시키는 과소거 상태 판별 수단(12a/16)을 포함하는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 판독 전용 기억 장치.
  2. 제1항에 있어서, 과소거 상태 판별 수단은, 다수의 워드 라인과 제2진단 포텐셜 레벨의 소스에 연결되고, 상기 다수의 워드 라인에 상기 제2진단 포텐셜 레벨과 제3진단 포텐셜 레벨을 선택적으로 적용하는 행 어드레싱 수단(12a)과, 전류 배출 경로에 제1진단 포텐셜을 적용하기 위해 내부 전압으로부터 제1진단 포텐셜 레벨을 생성하는 제1전압 공급기(16b), 및 행 어드레싱 수단에 제3진단 포텐셜 레벨을 공급하기 위해 내부 전압으로부터 제3진단 포텐셜 레벨을 생성하는 제2전압 공급기(16a)를포함하는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 판독 전용 기억 장치.
  3. 제1항에 있어서, 과소거 상태 판별 수단은, 다수의 워드 라인과 제2진단 포텐셜 레벨의 소스에 연결되고, 상기 다수의 워드 라인에 상기 제2진단 포텐셜 레벨과 제3진단 포텐셜 레벨을 선택적으로 적용하는 행 어드레싱 수단(12a)과, 전류 배출 경로에 제1진단 포텐셜을 적용하기 위해 내부 전압으로부터 제1진단 포텐셜 레벨을 생성하는 제1전압 공급기(16b), 및 행 어드레싱 수단에 제3진단 포텐셜 레벨을 공급하기 위해 내부 전압으로부터 제3진단 포텐셜 레벨을 생성하는 제2전압 공급기(16a)를 포함하고, 데이터 로직 레벨 판별 수단은, 과소거 상태에 있는, 다수의 메모리 트랜지스터의 각각에 연결되어 있는지, 다수의 비트 라인 중의 선택된 하나를 결정하기 위해, 진단 전류를 기준 전류와 비교하는 센스 증폭기(13c), 및 상기 센스 증폭기에 다수의 비트 라인 중의 하나에 선택적으로 연결되도록 다수의 비트 라인과 센스 증폭기 사이에 연결된 열 어드레싱 수단(12b)을 포함하는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 판독 전용 기억 장치.
  4. 제3항에 있어서, 상기 열 어드레싱 수단에 연결되고, 과소거 상태로부터 메모리 트랜지스터의 각각을 회복하기 위해 과소거 상태에 있는 메모리 트랜지스터의 각각에 전하를 주입하는 기입 회로(13b)를 추가로 포함하는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 판독 전용 기억 장치.
  5. 제1항에 있어서, 제3진단 포텐셜 레벨은 가변성인 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 판독 전용 기억 장치.
  6. 제5항에 있어서, 과소거 상태 판별 수단은, 다수의 워드 라인과 제2진단 포텐셜 레벨의 소스에 연결되고, 상기 다수의 워드 라인에 상기 제2진단 포텐셜 레벨과 제3진단 포텐셜 레벨을 선택적으로 적용하는 행 어드레싱 수단(12a)과, 전류 배출 경로에 제1진단 포텐셜을 적용하기 위해 내부 전압으로부터 제1진단 포텐셜 레벨을 생성하는 제1전압 공급기(16b), 및 행 어드레싱 수단에 제3진단 포텐셜 레벨을 공급하기 위해 외부 포텐셜 소스(Px)로부터 제3진단 포텐셜 레벨을 생성하는 제2전압 공급기(26a)를 포함하는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 판독 전용 기억 장치.
  7. 제5항에 있어서, 과소거 상태 판별 수단은, 다수의 워드 라인과 제2진단 포텐셜 레벨의 소스에 연결되고, 상기 다수의 워드 라인에 상기 제2진단 포텐셜 레벨과 제3진단 레벨을 선택적으로 적용하는 행 어드레싱 수단(12a)과, 전류 배출 경로에 제1진단 포텐셜을 적용하기 위해 내부 전압으로부터 제1진단 포텐셜 레벨을 생성하는 제1전압 공급기(16b), 및 행 어드레싱 수단에 제3진단 포텐셜 레벨을 공급하기 위해 내부 전압으로부터 제3진단 포텐셜 레벨을 생성하는 제2전압 공급기 (16a)를 포함하고, 데이터 로직 레벨 판별 수단은, 과소거 상태에 있는 다수의 메모리 트랜지스터의 각각에 연결되어 있는지, 다수의 비트 라인 중의 선택된 하나를 결정하기 위해, 진단 전류를 기준 전류와 비교하는 센스증폭기(13c), 및 상기 센스 증폭기에 다수의 비트 라인중의 하나에 선택적으로 연결되도록 다수의 비트 라인과 센스 증폭기 사이에 연결된 열 어드레싱 수단(12b)을 포함하는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 판독 전용 기억 장치.
  8. 제7항에 있어서, 상기 열 어드레싱 수단에 연결되고, 과소거 상태로부터 메모리 트랜지스터의 각각을 회복하기 위해 과소거 상태에 있는 메모리 트랜지스터의 각각에 전하를 주입하는 기입 회로(13b)를 추가로 포함하는 것을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 판독 전용 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970019099A 1996-05-13 1997-05-13 과소거될지 여부를 각각 점검하는 메모리 셀용 진단 포텐셜 발생기를 갖는 비휘발성 반도체 기억장치 KR100249418B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14224196A JPH09306191A (ja) 1996-05-13 1996-05-13 不揮発性半導体記憶装置
JP96-142241 1996-05-13

Publications (2)

Publication Number Publication Date
KR970076869A true KR970076869A (ko) 1997-12-12
KR100249418B1 KR100249418B1 (ko) 2000-03-15

Family

ID=15310727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970019099A KR100249418B1 (ko) 1996-05-13 1997-05-13 과소거될지 여부를 각각 점검하는 메모리 셀용 진단 포텐셜 발생기를 갖는 비휘발성 반도체 기억장치

Country Status (3)

Country Link
US (1) US5854766A (ko)
JP (1) JPH09306191A (ko)
KR (1) KR100249418B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019968A (ko) * 1998-09-16 2000-04-15 김영환 플래쉬 메모리의 소거 방법
KR100661672B1 (ko) * 1999-12-28 2006-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 리커버리 회로

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810712B2 (ja) * 1997-11-05 2011-11-09 ソニー株式会社 不揮発性半導体記憶装置及びその読み出し方法
JP5609411B2 (ja) * 2010-08-11 2014-10-22 富士通セミコンダクター株式会社 半導体メモリ、半導体装置及び半導体メモリの制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4841482A (en) * 1988-02-17 1989-06-20 Intel Corporation Leakage verification for flash EPROM
JPH0447595A (ja) * 1990-06-15 1992-02-17 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2519585B2 (ja) * 1990-07-03 1996-07-31 三菱電機株式会社 不揮発性半導体記憶装置
JPH04222994A (ja) * 1990-12-26 1992-08-12 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5237535A (en) * 1991-10-09 1993-08-17 Intel Corporation Method of repairing overerased cells in a flash memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019968A (ko) * 1998-09-16 2000-04-15 김영환 플래쉬 메모리의 소거 방법
KR100661672B1 (ko) * 1999-12-28 2006-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 리커버리 회로

Also Published As

Publication number Publication date
US5854766A (en) 1998-12-29
KR100249418B1 (ko) 2000-03-15
JPH09306191A (ja) 1997-11-28

Similar Documents

Publication Publication Date Title
KR0157342B1 (ko) 불휘발성 반도체 메모리의 전압 센싱 방법
KR100186662B1 (ko) 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리
US5432738A (en) Nonvolatile semiconductor storage system
KR100967007B1 (ko) 불휘발성 메모리 소자의 프로그램 검증 방법
KR100423894B1 (ko) 저전압 반도체 메모리 장치
US6229734B1 (en) Nonvolatile semiconductor storage device having controlled cell threshold voltage distribution
KR940022566A (ko) 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법
KR920017121A (ko) 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램 가능한 독출전용 기억장치
JPH05128878A (ja) 不揮発性半導体記憶装置
KR970003266A (ko) 비휘발성 반도체 메모리
KR950020740A (ko) 불휘발성 반도체 메모리장치
JPS6177199A (ja) 半導体記憶装置
US6044020A (en) Nonvolatile semiconductor memory device with a row decoder circuit
JP3392165B2 (ja) 半導体記憶装置
KR100281668B1 (ko) 멀티레벨정보를저장할수있는메모리셀을구비한비휘발성반도체메모리장치및데이터기입방법
KR20040043363A (ko) 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그프로그램 검증 방법
KR100502132B1 (ko) 데이터 재기입이 고속인 불휘발성 반도체 기억 장치
KR970051351A (ko) 다중값 정보를 기록할 수 있는 비휘발성 반도체 메모리
US6870771B2 (en) Nonvolatile semiconductor memory device that can suppress effect of threshold voltage variation of memory cell transistor
JPH1166874A (ja) 不揮発性半導体記憶装置
US6151250A (en) Flash memory device and verify method thereof
US6101126A (en) Nonvolatile semiconductor memory device with a level shifter circuit
US5768189A (en) Circuitry and method for stabilizing operating characteristics of memory against temperature variations
JPH07192482A (ja) 不揮発性半導体記憶装置およびその記憶データの消去方法
KR970076869A (ko) 과소거될지 여부를 각각 점검하는 메모리 셀용 진단 포텐셜 발생기를 갖는 비휘발성 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee