KR970051351A - 다중값 정보를 기록할 수 있는 비휘발성 반도체 메모리 - Google Patents

다중값 정보를 기록할 수 있는 비휘발성 반도체 메모리 Download PDF

Info

Publication number
KR970051351A
KR970051351A KR1019960082415A KR19960082415A KR970051351A KR 970051351 A KR970051351 A KR 970051351A KR 1019960082415 A KR1019960082415 A KR 1019960082415A KR 19960082415 A KR19960082415 A KR 19960082415A KR 970051351 A KR970051351 A KR 970051351A
Authority
KR
South Korea
Prior art keywords
memory cell
write
voltage
bit lines
cell array
Prior art date
Application number
KR1019960082415A
Other languages
English (en)
Other versions
KR100273626B1 (ko
Inventor
도시오 다케시마
히로시 스가와라
Original Assignee
가네코 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네코 히사시
Publication of KR970051351A publication Critical patent/KR970051351A/ko
Application granted granted Critical
Publication of KR100273626B1 publication Critical patent/KR100273626B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5622—Concurrent multilevel programming of more than one cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 많은 메모리 셀 트랜지스터로 구성된 메모리 셀 어레이를 포함하는, 다중값 정보를 메모리 셀에 기록할 수 있도록 배치된 비휘발성 반도체 메모리에 관한 것이다. 제1 및 제2기로 회로는 제1 및 제2 4변수 이력 데이터를 수신하고, 제1및 제2 4 변수 입력 데이터 값에 각각 대응하는 레벨을 갖는 제1 및 제2기록 비트전압을 발생한다. 칼럼 선택 회로는 행 어드레스 신호에 따라 메모리 셀 어레이의 많은 비트선으로부터 제1 및 제2비트선을 선택하고, 기록 시접에서 선택된 제1 및 제2비트 라인 각각에 제1 및 제2기록 비트선을 동시에 공급한다. 따라서, 4변수 데이터의 2항목은 1워드선에 의해 선택된 1개의 행의 메모리셀 트랜지스터에 포함된 2개의 메모리셀 트랜지스터에 동시에 기록될 수 있다.
대표도 : 제8도

Description

다중값 정보를 기록할 수 있는 비휘발성 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명에 따른 비휘발성 반도체 메모리의 일 실시예의 회로도.

Claims (4)

  1. 복수 개의 행 및 복수 개의 열을 갖는 매트릭스 형태로 배열되고, 전기적으로 조절 가능한 임계값을 갖는 많은 메모리 셀 트랜지스터로 구성된 메모리 셀 어레이와; 각각의 워두선이 상기 메모리 셀 어레이의 대응하는 행에 포함된 메모리 셀 트랜지스터의 게이트에 공통적으로 접속된, 상기 메모리 셀 어레이의 상기 복수 개의 행 각각에 제공되는 복수 개의 워드선과; 각각의 비트선이 상기 메모리 셀 어레이의 대응하는 열에 포함된 메모리 셀 트랜지스터의 드레인에 공통적으로 접속된, 상기 메모리 셀 어레이의 상기 복구 개의 열 각각에 제공되는 복수 개의 비트선; 및 적어도 3개의 값을 취할 수 있는 다중값 정보의 복수 개의 항목을 1개의 워드선에 의해 선택된 1개의 행의 메모리 셀 트랜지스터에 포함된 대응하는 수의 메모리 셀 트랜지스터에 동시에 기록하는 수단을 포함하는, 메모리 셀에 다중값 정보를 기록할 수 있도록 배치된 비휘발성 반도체 메모리.
  2. 제1항에 있어서, 상기 수단들이 상기 복수 개의 워드선으로부터 수신된 행 어드레스 신호에 따라 1개의 워드선을 선택하고, 소정 레벨의 기록 워드선 전압을 기록 시접에서 상기 선택된 워드선에 공급하기 위한 행 어드레스 신호를 수신하는 행 디코더와; 각각의 입력 데이터의 값에 대응하는 레벨을 갖는 대응하는 수의 기록비트선 전압을 각각 기록 시점에서 발생하기 위해 다중값 정보의 각각의 입력데이터를 수신하는 복수 개의 기록 회로; 및 수신된 행 어드레스 신호에 따라 상기 복수 개의 비트선으로부터 상기 복수 개의 기록 회로의 그것과 동일한 수의 비트선을 선택하고, 상기 복수 개의 기록 회로에 의해 발생된 대응하는 구의 기록 비트선 전압을 기록 시점에서 상기 선택된 비트선 각각에 동시에 공급하기 위한 열 어드레스 신호를 수신하는 열 선택회로를 포함하는 비휘발성 반도체 메모리.
  3. 제2항에 있어서, 소정 레벨의 상기 기록 워드선 전압이 음의 전압이고, 상기 복수 개의 기록 회로에 의해 발생된 상기 기록 비트선 전압의 양의 전압이며, 그러므로 다중값 정보사 파울러-노드하임(Fowler-Nordheim) 터널효과의 작용에 의해 선택된 메모리 셀 트랜지스터 각각에 기록되는 비휘발성 반도체 메모리.
  4. 제3항에 있어서, 상기 초기화 된 상태 또는 소거된 상태의 상기 메모리 셀 트랜지스터의 임계값이 소정의 양의 레벨의 제1전압이고, 기록된 메모리 셀 트랜지스터 각각의 임계값이 0전압과 상기 소정의 양의 레벨의 상기 제1전압 사이의 전압에 있는 비휘발성 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960082415A 1995-12-27 1996-12-27 다치(多値) 정보를 기록할 수 있는 비휘발성 반도체 메모리 KR100273626B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-341643 1995-12-27
JP34164395A JPH09180473A (ja) 1995-12-27 1995-12-27 不揮発性半導体メモリ装置

Publications (2)

Publication Number Publication Date
KR970051351A true KR970051351A (ko) 1997-07-29
KR100273626B1 KR100273626B1 (ko) 2001-01-15

Family

ID=18347685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960082415A KR100273626B1 (ko) 1995-12-27 1996-12-27 다치(多値) 정보를 기록할 수 있는 비휘발성 반도체 메모리

Country Status (4)

Country Link
US (1) US5796652A (ko)
JP (1) JPH09180473A (ko)
KR (1) KR100273626B1 (ko)
TW (1) TW312012B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248941B1 (ko) * 2006-03-11 2013-03-29 삼성전자주식회사 메모리 소자의 프로그램 및 소거 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477494B1 (ko) 1995-01-31 2005-03-23 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
US5903495A (en) * 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
JP3062730B2 (ja) * 1996-07-10 2000-07-12 株式会社日立製作所 不揮発性半導体記憶装置および書込み方法
US6320785B1 (en) * 1996-07-10 2001-11-20 Hitachi, Ltd. Nonvolatile semiconductor memory device and data writing method therefor
JPH10320989A (ja) * 1997-05-16 1998-12-04 Toshiba Microelectron Corp 不揮発性半導体メモリ
JP3098486B2 (ja) * 1998-03-31 2000-10-16 山形日本電気株式会社 不揮発性半導体記憶装置
JP3905979B2 (ja) * 1998-06-03 2007-04-18 株式会社東芝 不揮発性半導体メモリ
US6738289B2 (en) * 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
JP3850016B2 (ja) * 2001-06-29 2006-11-29 シャープ株式会社 不揮発性半導体記憶装置
EP1363292B1 (en) * 2002-05-13 2012-08-08 STMicroelectronics Srl Programming method of the memory cells in a multilevel non-volatile memory device
EP1365417A1 (en) * 2002-05-13 2003-11-26 STMicroelectronics S.r.l. Programming method of the memory cells in a multilevel non-volatile memory device
JP4383223B2 (ja) * 2004-03-30 2009-12-16 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
KR100879387B1 (ko) 2006-09-22 2009-01-20 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03237692A (ja) * 1990-02-13 1991-10-23 Fujitsu Ltd 不揮発性多値記憶装置
US5412601A (en) * 1992-08-31 1995-05-02 Nippon Steel Corporation Non-volatile semiconductor memory device capable of storing multi-value data in each memory cell
JPH0729382A (ja) * 1993-07-16 1995-01-31 Fuji Electric Co Ltd 不揮発性半導体メモリ及びそのデータ書込み方法
JP2725564B2 (ja) * 1993-09-27 1998-03-11 日本電気株式会社 半導体記憶装置及びそのデータ書込み方法
JP3610621B2 (ja) * 1994-11-11 2005-01-19 ソニー株式会社 不揮発性半導体メモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248941B1 (ko) * 2006-03-11 2013-03-29 삼성전자주식회사 메모리 소자의 프로그램 및 소거 방법

Also Published As

Publication number Publication date
TW312012B (ko) 1997-08-01
KR100273626B1 (ko) 2001-01-15
JPH09180473A (ja) 1997-07-11
US5796652A (en) 1998-08-18

Similar Documents

Publication Publication Date Title
KR0157342B1 (ko) 불휘발성 반도체 메모리의 전압 센싱 방법
US5337281A (en) Non-volatile semiconductor memory device in which data can be erased on a block basis and method of erasing data on a block basis in non-volatile semiconductor memory device
KR100205240B1 (ko) 단일 비트 및 다중 비트 셀들이 장착된 불휘발성 반도체 메모리 장치
US5659503A (en) Nonvolatile semiconductor memory having an improved reference voltage generating circuit
EP0740307B1 (en) Sense amplifier circuit for semiconductor memory devices
KR960005359B1 (ko) 불휘발성 반도체 기억장치
US5608676A (en) Current limited current reference for non-volatile memory sensing
JPS6032918B2 (ja) 不揮発性半導体メモリ・システム
US6005790A (en) Floating gate content addressable memory
KR920017121A (ko) 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램 가능한 독출전용 기억장치
KR980004972A (ko) 반도체 기억 장치
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR970051351A (ko) 다중값 정보를 기록할 수 있는 비휘발성 반도체 메모리
KR970003266A (ko) 비휘발성 반도체 메모리
EP0025155A2 (en) Nonvolatile semiconductor memory device
KR100281668B1 (ko) 멀티레벨정보를저장할수있는메모리셀을구비한비휘발성반도체메모리장치및데이터기입방법
US5708599A (en) Semiconductor memory device capable of reducing power consumption
US4374430A (en) Semiconductor PROM device
US4064494A (en) Content addressable memories
US5610860A (en) Integrated circuit memory with column voltage holding circuit
US5909405A (en) Nonvolatile semiconductor memory
KR100266745B1 (ko) 멀티-비트 데이터를 저장하기 위한 반도체 메모리 장치
US20060198194A1 (en) Noise suppression in memory device sensing
EP1381057B1 (en) Line selector for a matrix of memory elements
US4470133A (en) Memory circuit having a decoder

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee