KR970072431A - 비휘발성 반도체메모리소자의 제조방법 - Google Patents

비휘발성 반도체메모리소자의 제조방법 Download PDF

Info

Publication number
KR970072431A
KR970072431A KR1019970004076A KR19970004076A KR970072431A KR 970072431 A KR970072431 A KR 970072431A KR 1019970004076 A KR1019970004076 A KR 1019970004076A KR 19970004076 A KR19970004076 A KR 19970004076A KR 970072431 A KR970072431 A KR 970072431A
Authority
KR
South Korea
Prior art keywords
gas
film
etching
capacitor
etching gas
Prior art date
Application number
KR1019970004076A
Other languages
English (en)
Other versions
KR100233332B1 (ko
Inventor
시게오 오니시
다카오 기노시타
준 구도
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR970072431A publication Critical patent/KR970072431A/ko
Application granted granted Critical
Publication of KR100233332B1 publication Critical patent/KR100233332B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

콘택트플러그에 의해 서로 전기적으로 접속된 1개의 트랜지스터와 1개의 강유전체 커패시터를 가진 비휘발성 반도체메모리 소자를, 트랜지스터를 형성하고; 적어도 상부면 부분이 산화티탄막으로 된 층간절연막을 형성하고; 커패시터 하부전극을 형성하며; 커패시터 절연막과 커패시터 상부전극을 형성함에 의해 제조하는 방법에 있어서, 상기 하부전극형성 단계는; 상기 산화티탄막상에 질화티탄막과 백금막을 퇴적하는 단계; 백금을 포함하는 물질의 퇴적을 억제하기에 적합한 제1에칭가스로써 상기 백금막을 에칭하는 단계; 및 상기 산화티탄막에 대한 에칭 선택비가 큰 제2에칭가스로써 상기 질화티탄막을 에칭하는 단계를 포함한다.

Description

비휘발성 반도체메모리소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1(a)도 내지 제1(f)도는 본 발명의 일실시예에 따른 비휘발성 반도체메모리소자의 제조공정을 나타내는 단면도들.

Claims (12)

  1. 콘택트플러그에 의해 서로 전기적으로 접속된 1개의 트랜지스터와 1개의 강유전체 커패시터를 가진 비휘발성 반도체메모리 소자를, 트랜지스터를 형성하고; 적어도 상부면 부분이 산화티탄막으로 된 층간절연막을 형성하고; 커패시터 하부전극을 형성하며; 커패시터 절연막과 커패시터 상부전극을 형성함에 의해 제조하는 방법에 있어서, 상기 하부전극형성 단계는; 상기 산화티탄막상에 질화티탄막과 백금막을 퇴적하는 단계; 백금을 포함하는 물질의 퇴적을 억제하기에 적합한 제1에칭가스로써 상기 백금막을 에칭하는 단계; 및 상기 산화티탄막에 대한 에칭 선택비가 큰 제2에칭가스로써 상기 질화티탄막을 에칭하는 단계를 포함하는 비휘발성 반도체 메모리소자의 제조방법.
  2. 제1항에 있어서, 상기 제1에칭가스가 염소계가스와 불소계가스를 포함하는 비휘발성 반도체메모리소자의 제조방법.
  3. 제2항에 있어서, 상기 제1에칭 가스가 염소가스, 및 CnF2n+2(n : 자연수), CHF3또는 SiF4가스를 약 4/1-1/1의 체적비로 포함하는 비휘발성 반도체메모리소자의 제조방법.
  4. 제1항에 있어서, 상기 제2에칭가스가 염소계가스 또는 불소계가스 및 산소가스를 포함하는 비휘발성 반도체메모리소자의 제조방법.
  5. 제4항에 있어서, 상기 제2에칭가스가 염소가스 또는 SF6가스, 및 산소가스를 약 50/1-5/1의 체적비로 포함하는 비휘발성 반도체메모리소자의 제조방법.
  6. 제1항에 있어서, 상기 커패시터 절연막/상부전극 형성단계는 : (i) 상기 커패시터 하부전극을 포함하는 층간절연막의 전면에 강유전체막, 백금막, 질화티탄막 및 알루미늄막을 퇴적하는 단계; (ii) 상기 알루미늄막과 질화티탄막을 제3에칭가스로써 에칭하고, 상기 커패시터 상부전극을 형성하도록 상기 백금막을 백금을 포함하는 물질의 퇴적을 억제하기에 적합한 제4에칭가스로써 에칭하는 단계; 및 (iii) 상기 커패시터 절연막을 형성하도록 상기 상부전극을 마스크로 이용하여 상기 강유전체막을 알루미늄에 대한 반응성이 낮은 제5에칭가스로써 에칭하는 단계를 포함하는 비휘발성 반도체메모리소자의 제조방법.
  7. 제6항에 있어서, 상기 단계(ii)의 제3에칭가스가 염소가스인 비휘발성 반도체메모리소자의 제조방법.
  8. 제6항에 있어서, 상기 단계(ii)의 제4에칭가스가 염소계가스 및 불소계가스를 포함하는 비휘발성 반도체 메모리소자의 제조방법.
  9. 제8항에 있어서, 상기 제4에칭가스는 염소가스, 및 CnF2n+2(n : 자연수), CHF3또는 SiF4가스를 약 4/1-1/1의 체적비로 포함하는 비휘발성 반도체메모리소자의 제조방법.
  10. 제6항에 있어서, 상기 단계(iii)의 제5에칭가스가 CF4또는 SF6가스, 및 산소가스를 포함하는 비휘발성 반도체메모리소자의 제조방법.
  11. 제10항에 있어서, CF4또는 SF6가스, 및 산소가스가 상기 제5에칭가스에 약 10/1-3/1의 체적비로 포함되는 비휘발성 반도체메모리소자의 제조방법.
  12. 제1항에 있어서, 상기 층간절연막으로 콘택트홀을 개방하고, 그 콘택트홀을 포함하는 층간절연막상에 티탄막과 질화티탄막을 순서대로 퇴적하고, 상기 콘택트홀을 매립하도록 질화티탄막상에 텅스텐막을 퇴적하며, 상기 층간절연막이 노출될 수 있을 정도로 상기 티탄막, 질화티탄막 및 텅스텐막을 CMP법에 의해 에치백함에 의해 콘택트플러그를 형성하는 비휘발성 반도체메모리소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970004076A 1996-04-25 1997-02-12 비휘발성 반도체메모리소자의 제조방법 KR100233332B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-105421 1996-04-25
JP10542196A JP3388089B2 (ja) 1996-04-25 1996-04-25 不揮発性半導体メモリ素子の製造方法

Publications (2)

Publication Number Publication Date
KR970072431A true KR970072431A (ko) 1997-11-07
KR100233332B1 KR100233332B1 (ko) 1999-12-01

Family

ID=14407143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004076A KR100233332B1 (ko) 1996-04-25 1997-02-12 비휘발성 반도체메모리소자의 제조방법

Country Status (3)

Country Link
US (1) US5854104A (ko)
JP (1) JP3388089B2 (ko)
KR (1) KR100233332B1 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378345B1 (ko) * 1996-04-17 2003-06-12 삼성전자주식회사 백금 박막의 건식 식각 방법
US6087259A (en) * 1996-06-24 2000-07-11 Hyundai Electronics Industries Co., Ltd. Method for forming bit lines of semiconductor devices
JP3024747B2 (ja) * 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
US5994181A (en) * 1997-05-19 1999-11-30 United Microelectronics Corp. Method for forming a DRAM cell electrode
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
US6130102A (en) 1997-11-03 2000-10-10 Motorola Inc. Method for forming semiconductor device including a dual inlaid structure
US6846424B2 (en) * 1997-11-10 2005-01-25 Advanced Technology Materials, Inc. Plasma-assisted dry etching of noble metal-based materials
US6018065A (en) * 1997-11-10 2000-01-25 Advanced Technology Materials, Inc. Method of fabricating iridium-based materials and structures on substrates, iridium source reagents therefor
KR100252889B1 (ko) * 1997-11-14 2000-04-15 김영환 백금식각방법
KR100468698B1 (ko) * 1997-12-16 2005-03-16 삼성전자주식회사 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법
US6693318B1 (en) * 1997-12-18 2004-02-17 Infineon Technologies North America Reduced diffusion of a mobile specie from a metal oxide ceramic
US6313539B1 (en) * 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
KR100506513B1 (ko) * 1997-12-27 2007-11-02 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
WO1999036956A1 (en) * 1998-01-13 1999-07-22 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6046059A (en) * 1998-05-08 2000-04-04 Siemens Aktiengesellschaft Method of forming stack capacitor with improved plug conductivity
KR100319879B1 (ko) * 1998-05-28 2002-08-24 삼성전자 주식회사 백금족금속막식각방법을이용한커패시터의하부전극형성방법
KR100304875B1 (ko) * 1998-06-26 2001-09-24 구자홍 강유전체 커패시터 제조방법
JP3931445B2 (ja) * 1998-09-10 2007-06-13 株式会社日立製作所 半導体装置の製造方法
KR20000026967A (ko) * 1998-10-24 2000-05-15 김영환 반도체 장치의 커패시터 및 그 형성 방법
KR100324591B1 (ko) * 1998-12-24 2002-04-17 박종섭 티타늄 알루미늄 질소 합금막을 상부전극의 확산방지막으로서 이용하는 캐패시터 제조 방법
CA2361737A1 (en) 1999-02-04 2000-08-10 Takashi Nakamura Capacitor and method for manufacturing the same
US6194754B1 (en) * 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
DE19926106C1 (de) * 1999-06-08 2001-02-01 Siemens Ag Halbleiterspeicherbauelement mit Speicherzellen, Logikbereichen und Füllstrukturen
KR100309077B1 (ko) 1999-07-26 2001-11-01 윤종용 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법
KR100343287B1 (ko) 1999-09-21 2002-07-15 윤종용 고집적 강유전체 메모리 소자의 형성 방법
JP5646798B2 (ja) * 1999-11-11 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体集積回路装置の製造方法
KR100320438B1 (ko) * 1999-12-27 2002-01-15 박종섭 불휘발성 강유전체 메모리 소자 및 그 제조방법
JP2001237395A (ja) * 2000-02-22 2001-08-31 Matsushita Electric Ind Co Ltd 半導体記憶装置
US6436838B1 (en) * 2000-04-21 2002-08-20 Applied Materials, Inc. Method of patterning lead zirconium titanate and barium strontium titanate
JP3901949B2 (ja) * 2001-02-06 2007-04-04 シャープ株式会社 半導体装置およびその製造方法
KR100395766B1 (ko) * 2001-02-12 2003-08-25 삼성전자주식회사 강유전체 기억 소자 및 그 형성 방법
US20030042614A1 (en) * 2001-08-30 2003-03-06 Ammar Deraa Metal silicide adhesion layer for contact structures
US6858904B2 (en) * 2001-08-30 2005-02-22 Micron Technology, Inc. High aspect ratio contact structure with reduced silicon consumption
US20030176073A1 (en) * 2002-03-12 2003-09-18 Chentsau Ying Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry
US6914282B2 (en) 2002-10-15 2005-07-05 Macronix International Co., Ltd. Ferroelectric device and method for making
US6893912B2 (en) 2002-10-15 2005-05-17 Macronix International Co., Ltd. Ferroelectric capacitor memory device fabrication method
JP2004179419A (ja) * 2002-11-27 2004-06-24 Toshiba Corp 半導体装置及びその製造方法
KR100504693B1 (ko) * 2003-02-10 2005-08-03 삼성전자주식회사 강유전체 메모리 소자 및 그 제조방법
KR100562499B1 (ko) * 2003-02-21 2006-03-21 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
JP2005050903A (ja) * 2003-07-30 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
US7041511B2 (en) * 2004-08-20 2006-05-09 Sharp Laboratories Of America, Inc. Pt/PGO etching process for FeRAM applications
KR100668348B1 (ko) * 2005-11-11 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JP5292918B2 (ja) * 2008-05-20 2013-09-18 富士通セミコンダクター株式会社 半導体装置の製造方法
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US7972966B2 (en) * 2009-05-19 2011-07-05 International Business Machines Corporation Etching of tungsten selective to titanium nitride
US9006105B2 (en) * 2013-07-30 2015-04-14 United Microelectronics Corp. Method of patterning platinum layer
US9275873B2 (en) 2013-09-26 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Masking process and structures formed thereby
KR101576077B1 (ko) 2014-07-23 2015-12-10 한국원자력연구원 피동잔열제거계통 및 이를 구비하는 원전

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5350705A (en) * 1992-08-25 1994-09-27 National Semiconductor Corporation Ferroelectric memory cell arrangement having a split capacitor plate structure
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
JPH0714993A (ja) * 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR100233332B1 (ko) 1999-12-01
JP3388089B2 (ja) 2003-03-17
JPH09293838A (ja) 1997-11-11
US5854104A (en) 1998-12-29

Similar Documents

Publication Publication Date Title
KR970072431A (ko) 비휘발성 반도체메모리소자의 제조방법
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
KR860003673A (ko) 반도체장치 제조방법
KR960019589A (ko) 도전선 형성방법
KR940016687A (ko) 반도체 접속장치 및 그 제조방법
JPH1050956A (ja) 半導体集積回路装置の製造方法
CN109686795A (zh) 一种薄膜晶体管、薄膜晶体管的制作方法以及显示装置
KR960032739A (ko) 반도체장치의 커패시터 및 그 제조방법
KR930015002A (ko) 반도체 메모리 장치 및 그 제조방법
KR970054033A (ko) 반도체 소자의 캐패시터 제조방법
KR970054185A (ko) 비휘발성 메모리장치 및 그 제조방법
KR970063677A (ko) 멀티레벨 상호 접속 반도체 장치와 제조 방법
KR950004524A (ko) 캐패시터의 전하저장전극 형성방법
KR100347245B1 (ko) 텅스텐플러그제조방법
KR19990081298A (ko) 반도체 장치의 커패시터 제조방법
KR970054052A (ko) 캐패시터의 상부전극 형성방법
KR970072320A (ko) 반도체 장치의 평탄화 방법
KR980006332A (ko) 반도체장치의 커패시터 형성방법
KR19980043785A (ko) 루테늄(Ru) 식각방법
KR940016505A (ko) 반도체 소자의 콘택 형성 방법
KR960005957A (ko) 다층배선 형성방법
KR970052280A (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR960043191A (ko) 스토리지 노드에 금속 플러그를 갖는 반도체 장치의 커패시터 및 그 제조방법
KR970052361A (ko) 반도체장치의 콘택형성방법
KR930006916A (ko) 금속배선막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee