KR970072228A - 반도체 집적회로장치 - Google Patents

반도체 집적회로장치 Download PDF

Info

Publication number
KR970072228A
KR970072228A KR1019970012350A KR19970012350A KR970072228A KR 970072228 A KR970072228 A KR 970072228A KR 1019970012350 A KR1019970012350 A KR 1019970012350A KR 19970012350 A KR19970012350 A KR 19970012350A KR 970072228 A KR970072228 A KR 970072228A
Authority
KR
South Korea
Prior art keywords
wiring
lead
layer
integrated circuit
semiconductor integrated
Prior art date
Application number
KR1019970012350A
Other languages
English (en)
Other versions
KR100384745B1 (ko
Inventor
타다야스 미키
시게오 오가사하라
노리야마 오카
시게루 다카하시
미쯔아키 가타기리
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR970072228A publication Critical patent/KR970072228A/ko
Application granted granted Critical
Publication of KR100384745B1 publication Critical patent/KR100384745B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 반도체 집적회로장치는 반도체 칩의 바깥둘레부를 따라서 본딩패드를 복수열 배치하고, 내측열의 본딩패드와 외측열의 본딩패드를 지그재그 모양으로 배치한, 3층 이상의 배선층을 가지는 반도체 집적회로장치로서, (1) 상기 내측열의 본딩패드와 내부회로(입출력 버퍼회로)를 전기적으로 접속하는 제1인출배선을, 적어도 최상층의 배선을 포함하는 1층 또는 복수층의 배선으로 구성하고, 상기 외측열의 본딩패드와 내부회로(입출력 버퍼회로)를 전기적으로 접속하는 제2인출배선을, 상기 제1인출배선과는 별개 층의 복수 층의 배선으로 구성한다. 또한, (2) 상기 제1인출배선과 제2인출배선을 별개 층의 배선으로 구성하고, 적어도 한쪽의 인출배선을 복수 층의 배선으로 구성한다.

Description

반도체 집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시형태인 반도체 직접회로장치가 형성된 반도체 칩의 사시도, 제2(a)도는 본 발명의 제1실시형태인 반도체 직접회로장치에 있어서의 내측열의 본딩패드, 입출력 버퍼회로 및 그들을 접속하는 인출배선을 나타내는 평면도, 제2도(b)도는 제2(a)도의 주요부 단면도, 제2(c)도는 제2(a)도의 주요부 단면도, 제3도는 본 발명의 제1실시형태인 반도체 집적회로장치에 있어서의 내측열의 본딩패드, 입출력 버퍼회로 및 그들을 접속하는 인출배선을 나타내는 사시도, 제4도는 본 발명의 제1실시형태인 반도체 집접회로 장치에 있어서의 내측열의 본딩패드, 입출력 버퍼회로 및 그들을 접속하는 인출배선을 나타내는 사시도, 제5(a)도는 본 발명의 제1실시형태인 반도체 집적회로장치에 있어서의 입출력 버퍼회로의 평면도, 제5(b)도는 제5(a)도의 주요부단면도.

Claims (20)

  1. 3층 이상의 배선층을 가지는 반도체 집적회로장치에 있어서, 복수의 본딩패드가 반도체 칩의 바깥 둘레부를 따라서 지그재그 모양으로 배치되고, 상기 지그재그 모양으로 배치된 본딩패드는, 내측열의 본딩패드와 외측열의 본딩패드를 가지고, 상기 내측열의 본딩패드는 상기 외측열의 본딩패드와 입출력 버퍼회로의 사이에 배치되고, 상기 내측열의 본딩패드와 입출력 버퍼회로는 제1인출배선에 의해 전기적으로 접속되고, 상기 외측열의 본딩패드와 입출력 버퍼회로의 제2인출배선에 의해 전기적으로 접속되고, 상기 제1인출배선은, 적어도 최상층의 배선을 포함하는 1층 또는 복수층의 배선으로 구성되고, 상기 제2인출배선은, 상기 제1인출배선과 별개 층의 복수층의 배선으로 구성되는 것을 특징으로 하는 반도체 집적회로장치.
  2. 제1항에 있어서, 상기 제1인출배선의 단면적은 상기 제2인출배선의 단면적과 거의 동일한 것을 특징으로 하는 반도체 집적회로장치.
  3. 제2항에 있어서, 상기 제1인출배선은, 상기 제2인출배선보다 상층의 배선층으로 구성된 것을 특징으로 하는 반도체 집적회로장치.
  4. 제3항에 있어서, 상기 외측열의 본딩패드와 상기 내측열의 본딩패드의 각각은 입출력 버퍼회로의 배열에 대응되는 위치에 배치되는 것을 특징으로 하는 반도체 집적회로장치.
  5. 제3항에 있어서, 상기 배선층은 3층 구조이고, 최상층인 제3층째 배선으로 상기 제1인출배선을 구성하고, 제1층째 배선과 제2층째 배선으로 상기 제2인출배선을 구성하는 것을 특징으로 하는 반도체 집적회로장치.
  6. 제3항에 있어서, 상기 배선층은 5층 구조이고, 최상층인 제5층째 배선과 제4층째 배선으로 상기 제1인출배선을 구성하는 것을 특징으로 하는 반도체 집적회로장치, 제1층째 배선과 제2층째 배선과 제3층째 배선으로 상기 제2인출배선을 구성하는 것을 특징으로 하는 반도체 집적회로장치.
  7. 제6항에 있어서, 상기 제1인출배선을 구성하는 복수 층의 배선사이 및 상기 제2인출배선을 구성하는 복수층의 배선사이는, 각각 스택드 비아(Stackekd Via)방식의 접속구멍을 통해 전기적으로 접속되는 것을 특징으로 하는 반도체 집적 회로장치.
  8. 제3항에 있어서, 상기 본딩패드는, 상기 반도체 칩의 바깥 둘레부를 따라서 2열 또는 3열로 배치되는 것을 특징으로 하는 반도체 집적회로장치.
  9. 제4항에 있어서, 상기 제1 및 제2의 인출배선은, 알루미늄을 주된 것으로 하는 도전재료로 구성되는 것을 특징으로 하는 반도체 집적회로장치.
  10. 제3항에 있어서, 상기 반도체 집적회로장치는 게이트 어레이인 것을 특징으로 하는 반도체 집적회로장치.
  11. 제3항에 있어서, 상기 반도체 집적회로장치는 특정용도용 IC인 것을 특징으로 하는 반도체 집적회로장치.
  12. 제1항에 있어서, 상기 제1인출배선은, 상기 제2인출배선보다 상층의 배선층으로 구성되는 것을 특징으로 하는 반도체 집적회로장치.
  13. 3층 이상의 배선층을 가지는 반도체 집적회로장치에 있어서, 반도체 칩의 중앙부에 내부 논리회로부가 구성되고, 복수의 본딩패드가, 반도체 칩의 바깥 둘레부를 따라서 지그재그 모양으로 배치되고, 복수의 입출력 버퍼회로가 상기 본딩패드와 상기 내부 논리회로부와의 사이에, 상기 내부 논리회로부를 둘러싸도록 배치되고, 지그재그 모양으로 배치된 본딩패드는, 내측열의 본딩패드와, 외측열의 본딩패드를 가지고, 상기 내측열의 본딩패드는, 상기 외측열의 본딩패드와 상기 출력버퍼회로의 사이에 배치되고, 상기 내측열의 본딩패드와 상기 입출력 버퍼회로는 제1인출배선에 의해 전기적으로 접속되고, 상기 외측열의 본딩패드와 상기 입출력 버퍼회로는 제2인출배선에 의해 전기적으로 접속되고, 상기 제1인출배선은, 적어도 최상측의 배선을 포함하는 1층 또는 복수층의 배선으로 구성되고, 상기 제2인출배선은 상기 제1인출배선과 별개 층의 복수 층의 배선으로 구성되고, 상기 제1인출배선은 상기 제2인출배선보다 상층의 배선층으로 구성되고, 상기 제1인출배선의 단면적은 상기 제2인출배선의 단면적과 거의 동일한 것을 특징으로 하는 반도체 집적회로장치.
  14. 제13항에 있어서, 상기 배선층은 3층 구조이고, 최상층인 제3층째 배선으로 상기 제1인출배선을 구성하고, 제1층째 배선과 제2층째 배선으로 상기 제2인출배선을 구성하는 것을 특징으로 하는 반도체 집적회로장치.
  15. 제13항에 있어서, 상기 배선층은 5층 구조이고, 최상층인 제5층째 배선과 제4층째 배선으로 상기 제1인 출배선을 구성하고, 제1층째 배선과 제2층째 배선과 제3층째 배선으로 상기 제2인출배선을 구성하는 것을 특징으로 하는 반도체 집적회로장치.
  16. 제13항에 있어서, 상기 반도체 집적회로장치는 게이트 에레이인 것을 특징으로 하는 반도체 집적회로장치.
  17. 3층 이상의 배선층을 가지는 반도체 집적회로장치에 있어서, 복수의 본딩패드가, 반도체 칩의 바깥 둘레부를 따라서 지그재그 모양으로 배치되고, 상기 지그재그 모양으로 배치된 본딩패드는, 내측열의 본딩패드와 외측열의 본딩패드를 가지고, 상기 내측열의 본딩패드는 상기 외측열의 본딩패드와 입출력 버퍼회로의 사이에 배치되고, 상기 내측열의 본딩패드와 입출력 버퍼회로는 제1인출배선에 의해 전기적으로 접속되고, 상기 외측열의 본딩패드와 입출력 버퍼회로는 제2인출배선에 의해 전기적으로 접속되고, 상기 제1인출배선과 상기 제2인배출배선은 별개 층의 배선으로 구성되고, 상기 제1인출배선과 상기 제2인출배선내의 한쪽은, 적어도 복수 층의 배선으로 구성되는 것을 특징으로 하는 반도체 직접회로장치.
  18. 제17항에 있어서, 상기 제1인출배선의 단면적은 상기 제2인출배선의 단면적과 거의 동일한 것을 특징으로 하는 반도체 집적회로장치.
  19. 제18항에 있어서, 상기 복수 층의 배선으로 구성되는 인출배선은, 다른 쪽의 인출배선보다 하층의 배선층으로 구성되는 것을 특징으로 하는 반도체 집적회로장치.
  20. 제19항에 있어서, 상기 제1인출배선은, 적어도 최상층의 배선을 포함하는 1층 또는 복수층의 배선으로 구성되고, 상기 제2인출배선은, 상기 제1인출배선보다 하층의 배선으로 구성되는 것을 특징으로 하는 반도체 집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019970012350A 1996-04-17 1997-04-03 반도체집적회로장치 KR100384745B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-94970 1996-04-17
JP09497096A JP3989038B2 (ja) 1996-04-17 1996-04-17 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR970072228A true KR970072228A (ko) 1997-11-07
KR100384745B1 KR100384745B1 (ko) 2003-08-25

Family

ID=14124781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970012350A KR100384745B1 (ko) 1996-04-17 1997-04-03 반도체집적회로장치

Country Status (4)

Country Link
US (2) US5892276A (ko)
JP (1) JP3989038B2 (ko)
KR (1) KR100384745B1 (ko)
TW (1) TW342531B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165370B1 (ko) * 1995-12-22 1999-02-01 김광호 차아지 업에 의한 반도체장치의 손상을 방지하는 방법
JP3989038B2 (ja) * 1996-04-17 2007-10-10 株式会社ルネサステクノロジ 半導体集積回路装置
US6004829A (en) * 1997-09-12 1999-12-21 Taiwan Semiconductor Manufacturing Company Method of increasing end point detection capability of reactive ion etching by adding pad area
JP3657781B2 (ja) * 1998-07-09 2005-06-08 株式会社東芝 半導体装置及びこれを用いたｌｓｉの不良解析方法
US6157051A (en) * 1998-07-10 2000-12-05 Hilevel Technology, Inc. Multiple function array based application specific integrated circuit
JP4279955B2 (ja) * 1998-12-08 2009-06-17 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置及びその製造方法
WO2001050526A1 (en) * 1999-12-30 2001-07-12 Intel Corporation Optimized driver layout for integrated circuits with staggered bond pads
US6608335B2 (en) * 2000-05-25 2003-08-19 Sun Microsystems, Inc. Grounded fill in a large scale integrated circuit
JP2001339047A (ja) * 2000-05-29 2001-12-07 Matsushita Electric Ind Co Ltd 半導体装置
US6396149B1 (en) 2000-06-13 2002-05-28 Sun Microsystems, Inc. Method for double-layer implementation of metal options in an integrated chip for efficient silicon debug
JP3927783B2 (ja) * 2001-10-16 2007-06-13 新光電気工業株式会社 半導体部品
US6798073B2 (en) * 2001-12-13 2004-09-28 Megic Corporation Chip structure and process for forming the same
US6858945B2 (en) * 2002-08-21 2005-02-22 Broadcom Corporation Multi-concentric pad arrangements for integrated circuit pads
JP3986989B2 (ja) 2003-03-27 2007-10-03 松下電器産業株式会社 半導体装置
JP2004296998A (ja) * 2003-03-28 2004-10-21 Matsushita Electric Ind Co Ltd 半導体装置
JP4995455B2 (ja) 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
KR100699894B1 (ko) * 2006-01-31 2007-03-28 삼성전자주식회사 Ｅｓｄ 보호회로의 레이아웃을 개선한 반도체 칩
JP5190913B2 (ja) 2007-01-15 2013-04-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2009181976A (ja) 2008-01-29 2009-08-13 Panasonic Corp 固体撮像装置および撮像装置
JP5727288B2 (ja) * 2011-04-28 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の設計方法、半導体装置設計装置、及びプログラム
KR101900423B1 (ko) 2011-09-19 2018-09-21 삼성전자주식회사 반도체 메모리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300796A (en) * 1988-06-29 1994-04-05 Hitachi, Ltd. Semiconductor device having an internal cell array region and a peripheral region surrounding the internal cell array for providing input/output basic cells
JP2580301B2 (ja) * 1988-12-27 1997-02-12 株式会社日立製作所 半導体集積回路装置
JPH06105709B2 (ja) * 1989-12-02 1994-12-21 東芝マイクロエレクトロニクス株式会社 半導体集積回路装置
JPH0529377A (ja) * 1991-07-25 1993-02-05 Nec Corp 半導体装置
JP3101077B2 (ja) * 1992-06-11 2000-10-23 株式会社日立製作所 半導体集積回路装置
JPH07263628A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置
US5659189A (en) * 1995-06-07 1997-08-19 Lsi Logic Corporation Layout configuration for an integrated circuit gate array
US5641978A (en) * 1995-07-07 1997-06-24 Intel Corporation Input/output buffer layout having overlapping buffers for reducing die area of pad-limited integrated circuit
JP3989038B2 (ja) * 1996-04-17 2007-10-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP3962441B2 (ja) * 1996-09-24 2007-08-22 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
KR100384745B1 (ko) 2003-08-25
US5892276A (en) 1999-04-06
JPH09283632A (ja) 1997-10-31
US5986294A (en) 1999-11-16
JP3989038B2 (ja) 2007-10-10
TW342531B (en) 1998-10-11

Similar Documents

Publication Publication Date Title
KR970072228A (ko) 반도체 집적회로장치
US6198635B1 (en) Interconnect layout pattern for integrated circuit packages and the like
US5952726A (en) Flip chip bump distribution on die
US6489688B1 (en) Area efficient bond pad placement
JP3432963B2 (ja) 半導体集積回路
US6130484A (en) Semiconductor device
EP0378809A2 (en) Semiconductor device having a multilayer interconnection structure
KR20040090927A (ko) 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의테스트 방법
US6407462B1 (en) Irregular grid bond pad layout arrangement for a flip chip package
JPH0519989B2 (ko)
US5834849A (en) High density integrated circuit pad structures
KR910013524A (ko) 반도체집적회로장치
JPH0529377A (ja) 半導体装置
JPH08264712A (ja) 半導体装置
JP3679923B2 (ja) 半導体装置
US6720636B2 (en) Semiconductor device with a staggered pad arrangement
US6300651B1 (en) Chip layout for symmetrical-critical elements
US6962868B2 (en) Semiconductor integrated circuit device and wiring arranging method thereof
KR940008149A (ko) 포토 다이오드 내장 반도체 장치
JP2830637B2 (ja) Ｌｏｃ型半導体装置
JPS5929441A (ja) 半導体装置の多層配線構造
JPH06283604A (ja) 半導体装置
KR100548582B1 (ko) 반도체소자의 패드부
JPH04246851A (ja) マスタースライス型半導体集積回路装置
JPS62114259A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090424

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee