KR970060520A - 반도체집적회로장치 - Google Patents

반도체집적회로장치 Download PDF

Info

Publication number
KR970060520A
KR970060520A KR1019970002816A KR19970002816A KR970060520A KR 970060520 A KR970060520 A KR 970060520A KR 1019970002816 A KR1019970002816 A KR 1019970002816A KR 19970002816 A KR19970002816 A KR 19970002816A KR 970060520 A KR970060520 A KR 970060520A
Authority
KR
South Korea
Prior art keywords
input
semiconductor integrated
integrated circuit
wiring
input terminal
Prior art date
Application number
KR1019970002816A
Other languages
English (en)
Other versions
KR100244824B1 (ko
Inventor
가츠시 나가바
Original Assignee
니시무로 타이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시키가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR970060520A publication Critical patent/KR970060520A/ko
Application granted granted Critical
Publication of KR100244824B1 publication Critical patent/KR100244824B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(과제)
트랜지스터의 구동능력을 증대하는 일없이 비트구성을 바꿀 수 있고, 또한 설계시의 부담을 증대하는 일없이 용이하게 제조가능함 반도체집적회로장치를 제공하는 것이다.
(해결수단)
입력패드(DQ0~DQ3)와 입력버퍼(DIB0~DIB3)는 배선(La 또는 Lb)에 의해 접속되는 메모리셀 어레이를 ×4비트구성으로 하는 경우에는 배선(La)에 의해 입력패드(DQ0~DQ3)의 각 입력단이 각각 접속되며, ×1비트구성으로 하는 경우에는 배선(Lb)에 의해 입력패드(DQ0)와 입력버퍼(DIB0~DIB3)의 각 입력단이 접속된다. 입력버퍼(DIB0~DIB3)로부터 메모리셀 어레이의 구성은 ×4비트, ×1비트로 바뀌지 않기 때문에, 입력버퍼(DIB0~DIB3)에서의 트랜지스터의 구동능력의 증대를 억제할 수 있다.

Description

반도체집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 나타낸 주요부의 구성도이다.

Claims (12)

  1. 입력신호를 수신하는 복수의 입력단자(DQ0~DQ3)와, 이들 입력단자에 배선(La,Lb)을 매개로 입력단이 접속되는 복수의 버퍼(DIB0~DIB3), 이들 버퍼의 출력단이 각각 접속되는 복수의 전송로(RWD0~RWD3) 및, 이들 전송로에 각 입력단이 각각 접속되며, 상기 각 전송로에 공급된 신호를 선택된 메모리셀에 기록하는 기록회로(DQWD)를 갖추고, 상기 메모리셀의 비트구성에 따라 상기 배선을 변경함으로써, 상기 각 버퍼의 입력단이 접속되는 상기 입력단자를 바꾸는 것을 특징으로 하는 반도체집적회로장치.
  2. 입력신호를 수신하는 복수의 입력단자(55,56)와, 이들 입력단자에 배선(57,58,59)을 매개로 입력단이 접속되는 복수의 버퍼(53,54), 이들 버퍼의 출력단이 접속되고, 이들 버퍼를 매개로 공급되는 상기 입력신호를 디코드하는 디코더(52) 및, 이 디코더의 출력신호에 의해 선택되는 회로수단(51a~51b)을 갖추고, 상기 선택되는 회로수단에 따라 상기 배선을 변경함으로써, 상기 각 버퍼의 입력단이 접속되는 상기 입력단자를 바꾸는 것을 특징으로 하는 반도체집적회로장치.
  3. 제2항에 있어서, 상기 회로수단은 복수의 뱅크를 구성하는 메모리셀 어레이이고, 상기 디코더는 입력신호에 따라 뱅크를 선택하는 것을 특징으로 하는 반도체집적회로장치.
  4. 제2항에 있어서, 상기 회로수단은 메모리셀 어레이이고, 상기 디코더는 상기 메모리셀 어레이의 워드선을 선택하는 행디코더이며, 상기 입력단자와 버퍼를 접속하는 배선을 바꿈으로써 상기 메모리셀 어레이의 리프레쉬 사이클을 변경하는 것을 특징으로 하는 반도체집적회로장치.
  5. 입력신호를 수신하는 복수의 입력단자(DQ0~DQ3)와, 이들 입력단자중 1개에 배선(La,Lb)을 매개로 입력단이 접속되는 복수의 버퍼(DIB0~DIB3), 이들 버퍼의 출력단이 각각 접속되는 복수의 전송로(RWD0~RWD3) 및, 이들 전송로에 각 입력단이 각각 접속되며, 상기 각 전송로에 공급된 신호를 선택된 메모리셀에 기록하는 기록회로(DQWD)를 갖추고, 상기 배선은 반도체집적회로의 최상부에 설치되는 것을 특징으로 하는 반도체집적회로장치.
  6. 어드레스신호를 수신하는 복수의 입력단자(66,67,68)와, 이들 입력단자에 배선을 매개로 입력단이 접속되는 복수의 버퍼(63,64,65), 이들 버퍼의 출력단이 접속되고, 이들 버퍼를 매개로 공급되는 상기 어드레스신호를 디코드하는 행디코더(62) 및, 이 행디코더의 출력신호에 의해 선택되는 메모리셀 어레이(61)를 갖추고, 상기 메모리셀 어레이의 뱅크구성에 따라 상기 배선을 변경함으로써, 상기 각 버퍼의 입력단이 접속되는 상기 입력단자를 바꾸는 것을 특징으로 하는 반도체집적회로장치.
  7. 어드레스신호를 수신하는 복수의 입력단자(66,67,68)와, 이들 입력단자에 배선을 매개로 입력단이 접속되는 복수의 버퍼(63,64,65), 이들 버퍼의 출력단이 접속되고, 이들 버퍼를 매개로 공급되는 상기 어드레스신호를 디코드하는 행디코더(62)및, 이 행디코더의 출력신호에 의해 선택되는 메모리셀(61)을 갖추고, 상기 메모리셀의 리프레쉬 사이클에 따라 상기 배선을 변경함으로써, 상기 각 버퍼의 입력단이 접속되는 상기 입력단자를 바꾸는 것을 특징으로 하는 반도체집적회로장치.
  8. 제1항에 있어서, 상기 입력단자와 버퍼를 접속하는 배선은 반도체집적회로의 최종공정에서 제조되는 배선인 것을 특징으로 하는 반도체집적회로장치.
  9. 제2항에 있어서, 상기 입력단자와 버퍼를 접속하는 배선은 반도체집적회로의 최종공정에서 제조되는 배선인 것을 특징으로 하는 반도체집적회로장치.
  10. 제5항에 있어서, 상기 입력단자와 버퍼를 접속하는 배선은 반도체집적회로의 최종공정에서 제조되는 배선인 것을 특징으로 하는 반도체집적회로장치.
  11. 제6항에 있어서, 상기 입력단자와 버퍼를 접속하는 배선은 반도체집적회로의 최종공정에서 제조되는 배선인 것을 특징으로 하는 반도체집적회로장치.
  12. 제7항에 있어서, 상기 입력단자와 버퍼를 접속하는 배선은 반도체집적회로의 최종공정에서 제조되는 배선인 것을 특징으로 하는 반도체집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970002816A 1996-01-31 1997-01-30 반도체집적회로장치 KR100244824B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-015657 1996-01-31
JP1565796 1996-01-31

Publications (2)

Publication Number Publication Date
KR970060520A true KR970060520A (ko) 1997-08-12
KR100244824B1 KR100244824B1 (ko) 2000-02-15

Family

ID=11894812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002816A KR100244824B1 (ko) 1996-01-31 1997-01-30 반도체집적회로장치

Country Status (5)

Country Link
US (1) US5724281A (ko)
EP (1) EP0788109B1 (ko)
KR (1) KR100244824B1 (ko)
DE (1) DE69724848T2 (ko)
TW (1) TW325566B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0818787A3 (en) * 1996-07-11 1999-08-25 Texas Instruments Inc. Improvements in or relating to semiconductor devices
JP3408479B2 (ja) * 1999-12-17 2003-05-19 日本電気株式会社 半導体記憶装置
JP2001283590A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 半導体集積回路
JP2002176153A (ja) * 2000-12-05 2002-06-21 Fujitsu Ltd 半導体記憶装置
KR100852187B1 (ko) 2007-01-25 2008-08-13 삼성전자주식회사 효과적인 시스템 인 패키지 구성을 위한 핀 구성 변경 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217917A (en) * 1990-03-20 1993-06-08 Hitachi, Ltd. Semiconductor memory device with improved substrate arrangement to permit forming a plurality of different types of random access memory, and a testing method therefor
EP0476282A3 (en) * 1990-07-31 1992-06-24 Texas Instruments Incorporated Improvements in or relating to integrated circuits
JPH04157695A (ja) * 1990-10-19 1992-05-29 Sanyo Electric Co Ltd 半導体記憶装置
JPH0582746A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 半導体記憶装置
US5353250A (en) * 1991-12-09 1994-10-04 Texas Instruments Inc. Pin programmable dram that provides customer option programmability
JP3218103B2 (ja) * 1992-12-25 2001-10-15 三菱電機株式会社 半導体記憶装置
US5471157A (en) * 1994-03-31 1995-11-28 Sgs-Thomson Microelectronics, Inc. Integrated circuit with centralized control of edge transition detection pulse generation
JPH07312100A (ja) * 1994-05-17 1995-11-28 Seiko Instr Inc 半導体メモリ集積回路

Also Published As

Publication number Publication date
DE69724848T2 (de) 2004-07-08
US5724281A (en) 1998-03-03
EP0788109B1 (en) 2003-09-17
EP0788109A2 (en) 1997-08-06
KR100244824B1 (ko) 2000-02-15
EP0788109A3 (en) 1999-10-27
TW325566B (en) 1998-01-21
DE69724848D1 (de) 2003-10-23

Similar Documents

Publication Publication Date Title
USRE32993E (en) Semiconductor memory device
JP4662740B2 (ja) 積層型半導体メモリ装置
US4365319A (en) Semiconductor memory device
US7420831B2 (en) Semiconductor chip and semiconductor chip package comprising semiconductor chip
US4951259A (en) Semiconductor memory device with first and second word line drivers
KR970067348A (ko) 향상된 동기식 판독 및 기록 가능한 반도체 메모리
US6366526B2 (en) Static random access memory (SRAM) array central global decoder system and method
KR940016282A (ko) 로오 리던던시 회로
KR940016225A (ko) 반도체 기억장치
KR910000388B1 (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리장치
JP2006147145A (ja) 半導体メモリ装置の配置方法
KR880009373A (ko) 반도체 기억장치
KR920000080A (ko) 비휘발성 메모리장치의 시그네쳐(signature)회로
KR970023404A (ko) 계층적 비트라인 구조를 갖는 반도체 메모리 장치
KR970060520A (ko) 반도체집적회로장치
KR950010141B1 (ko) 반도체 집적회로장치
JPH0421956B2 (ko)
KR20000063092A (ko) 행 선택신호에 의해 구동되는 워드 라인 및 이와 평행하게배치되는 열 선택신호 라인을 포함하는 반도체 메모리 장치
KR900002305A (ko) 반도체 기억장치
KR100374632B1 (ko) 반도체 메모리장치 및 이의 메모리셀 어레이 블락 제어방법
KR910006987A (ko) 반도체기억장치
US20010028595A1 (en) Semiconductor memory device having a word line activation block
JPH08255479A (ja) 半導体記憶装置
KR960008856A (ko) 용장회로를 갖는 반도체 기억장치
KR960042762A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee