KR970060490A - 스페이서층을 이용한 반도체 장치의 커패시터 제조방법 - Google Patents
스페이서층을 이용한 반도체 장치의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR970060490A KR970060490A KR1019960001397A KR19960001397A KR970060490A KR 970060490 A KR970060490 A KR 970060490A KR 1019960001397 A KR1019960001397 A KR 1019960001397A KR 19960001397 A KR19960001397 A KR 19960001397A KR 970060490 A KR970060490 A KR 970060490A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- pattern
- spacer layer
- conductive
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
스페이서층을 이용하여 하부전극의 표면적을 증가시킬 수 있는 반도체 장치의 커패시터 제조방법이 개시되었다. 본 발명은 제1도전막 상에 각각의 입자 사이에 빈 공간을 갖는 복수개의 입자들로 이루어진 스페이서층을 형성하는 단계, 상기 입자 사이의 빈 공간을 통하여 상기 제1도전막과 접속되도록 상기 스페이서층 상에 제2도전막을 형성하는 단계, 상기 식각 저지층이 노출되도록 상기 제2도전막, 스페이서층 및 제1도전막을 순차적으로 식각하여 상기 콘택홀 상부에 제2도전막 패턴과 스페이서층 패턴 및 제1도전막 패턴을 형성하는 단계, 및 상기 스페이서층 패턴을 제거함으로써 상기 제1도전막 패턴 및 제2도전막 패턴으로 이루어진 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 스페이서층을 이용한 반도체 장치의 커패시터 제조방법을 제공한다. 본 발명에 의하면 스페이서층을 이용하여 하부전극의 표면적을 증가시킴으로서 메모리 셀의 독축 능력을 증가 시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제6도는 본 발명에 의한 커패시터의 제조방법을 설명하기 위한 도면들이다.
Claims (9)
- 반도체 기판 상에 층간 절연막 및 식각 저지층을 순차적으로 형성하는 단계; 상기 식각 저지층 및 층간 절연막을 패터닝하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 갖는 층간 절연막 패턴 및 식각 저지층 패턴을 형성하는 단계; 상기 콘택홀을 채우도록 상기 층간 절연막 패턴 및 식각 저지층 패턴이 형성된 기판 전면에 제1도전막을 형성하는 단계; 상기 제1도전막 상에 각각의 입자들 사이에 빈 공간을 갖는 복수개의 입자들이 2차원적으로 배열된 스페이서층을 형성하는 단계; 상기 입자 사이의 빈 공간을 통하여 상기 제1도전막과 접속되도록 상기 스페이서층 상에 제2도전막을 형성하는 단계; 상기 콘택홀 사이의 식각 저지층 패턴이 노출되도록 상기 제2도전막, 스페이서층 및 제1도전막을 순차적으로 식각하여 상기 콘택홀 상부에 제2도전막 패턴, 스페이서층 패턴 및 제1도전막 패턴을 형성하는 단계; 및 상기 스페이서층 패턴을 제거함으로써 상기 제1도전막 패턴 및 제2도전막 패턴으로 이루어진 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 스페이서층을 이용한 반도체 장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 입자는 실리카(silica) 및 알루미나(alumina) 중에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 스페이서층을 이용한 반도체 장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 입자는 직경이 0.1~1.0mm인 구형인 것을 특징으로 하는 스페이서층을 이용한 반도체 장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 제1도전막은 불순물이 도핑된 다결정 실리콘인 것을 특징으로 하는 스페이서층을 이용한 반도체 장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 제2도전막은 불순물이 도핑된 다결정 실리콘인 것을 특징으로 하는 스페이서층을 이용한 반도체 장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 스페이서층은 상기 입자가 단일층으로 형성된 것을 특징으로 하는 스페이서층을 이용한 반도체 장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 하부전극을 형성하는 단계에서 상기 스페이서층 패턴은 습식 식각 방법에 의해서 제거하는 것을 특징으로 하는 스페이서층을 이용한 반도체 장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 식각 저지층은 하부는 실리콘 질화막, 상부는 실리콘 산화막으로 이루어진 것을 특징으로 하는 스페이서층을 이용한 반도체 장치의 커패시터 제조방법.
- 제8항에 있어서, 상기 하부전극을 형성하는 단계는 상기 스페이서층 패턴을 제거함과 동시에 상기 실리콘 산화막을 과도 식각함으로써 상기 제1도전막 패턴 가장자리 아래에 언더컷을 형성하는 것을 특징으로 하는 스페이서층을 이용한 반도체 장치의 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960001397A KR0183816B1 (ko) | 1996-01-23 | 1996-01-23 | 스페이서층을 이용한 반도체 장치의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960001397A KR0183816B1 (ko) | 1996-01-23 | 1996-01-23 | 스페이서층을 이용한 반도체 장치의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970060490A true KR970060490A (ko) | 1997-08-12 |
| KR0183816B1 KR0183816B1 (ko) | 1999-03-20 |
Family
ID=19449941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960001397A KR0183816B1 (ko) | 1996-01-23 | 1996-01-23 | 스페이서층을 이용한 반도체 장치의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0183816B1 (ko) |
-
1996
- 1996-01-23 KR KR1019960001397A patent/KR0183816B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0183816B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970024206A (ko) | 반도체 기억소자의 캐패시터 제조방법. | |
| KR970063719A (ko) | 고융점 금속 기억 전극을 가진 개선된 기억 커패시터 및 그 제조방법 | |
| KR970060490A (ko) | 스페이서층을 이용한 반도체 장치의 커패시터 제조방법 | |
| KR970063746A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960026813A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR980006353A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR960026815A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026819A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR970054246A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR970054245A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR970052284A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR970052201A (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR980005476A (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR960026792A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026818A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970053930A (ko) | 캐패시터의 전하 저장 전극 제조 방법 | |
| KR960026666A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970024133A (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR940016828A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960006031A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950001898A (ko) | 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법 | |
| KR960026851A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051109 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |