KR970053726A - 퓨즈드 리이드에 응력 흡수 수단이 형성된 반도체패키지용 리드프레임 - Google Patents

퓨즈드 리이드에 응력 흡수 수단이 형성된 반도체패키지용 리드프레임 Download PDF

Info

Publication number
KR970053726A
KR970053726A KR1019950058806A KR19950058806A KR970053726A KR 970053726 A KR970053726 A KR 970053726A KR 1019950058806 A KR1019950058806 A KR 1019950058806A KR 19950058806 A KR19950058806 A KR 19950058806A KR 970053726 A KR970053726 A KR 970053726A
Authority
KR
South Korea
Prior art keywords
lead
fused
lead frame
semiconductor package
downset
Prior art date
Application number
KR1019950058806A
Other languages
English (en)
Other versions
KR100191078B1 (ko
Inventor
김길범
정영석
Original Assignee
황인길
아남산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업 주식회사 filed Critical 황인길
Priority to KR1019950058806A priority Critical patent/KR100191078B1/ko
Priority to JP8358683A priority patent/JP2779789B2/ja
Publication of KR970053726A publication Critical patent/KR970053726A/ko
Application granted granted Critical
Publication of KR100191078B1 publication Critical patent/KR100191078B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 퓨즈드 리드를 갖는 반도체패키지용 리드프레임게 관한 것으로, 반도체칩 탑재판(2)과 일체적으로 연결되는 퓨즈드 리드(3)의 다운셋 앞뒤부분에 여러 형상의 완층수단(5)을 형성함으로써 다운셋 작업시 발생하는 응력의 흡수가 이루어지도록 하고, 또한 상기 퓨즈드 리드(3)의 다운셋 앞부분에 그라운드 본딩 보조수단(6)을 형성하여 은도금 영역을 최소화함과 동시에 몰딩수지와 리드프레임간의 결합력을 증진시킴으로써 반도체패키지의 품질향상과 신뢰성을 높일 수 있도록 한 것이다.
선택도 : 제4-카도

Description

퓨즈드 리이드에 응력 흡수 수단이 형성된 반도체 패키지용 리드프레임
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 여러 실시예를 보여주는 것으로써, (가)(나)(다)(라)는 퓨즈드 리드에 형성된 다운셋(Down Set) 앞부분에 완층수단을 형성한 예, (마)(바)(사)(아)는 퓨즈드 리드에 형성된 다운셋 뒷부분에 완층수단을 형성한 예, (자)는 퓨즈드 리드의 다운셋 앞부분에 그라운드 본딩 보조수단을 형성한 예, (차)는 퓨즈드 리드의 다운셋 부분을 얇게 형성한 예, (카)는 혼합형 리드프레임의 예시도.

Claims (9)

  1. 다수의 퓨즈드 리드(3)를 갖는 리드프레임을 구성함에 있어서, 퓨즈드 리드(3)의 다운셋(4) 앞뒤부분에 여러 형상의 완층수단(5)을 형성함으로써 다운셋 작업시의 기계적 응력 발생을 흡수 감쇄토록 함을 특징으로 하는 반도체패키지용 리드프레임.
  2. 제1항에 있어서, 반도체칩 탑재판(2)에 일체로 연결되는 퓨즈드 리드(3)에 완충수단(5)을 형성하되, 다운셋(4)의 앞부분에 형성하여 다운셋 작업시 발생하는 응력의 빠른 흡수가 이루어지도록 함을 특징으로 하는 반도체 패키지용 리드프레임.
  3. 제1항에 있어서, 리드(7)와 리드(7) 사이의 공간이 있는 경우 다운셋(4)의 뒷부분에 완층수단(5)을 형성함을 특징으로 하는 반도체패키지용 리드프레임.
  4. 제2항 또는 제3항 중 어느 한 항에 있어서, 퓨즈드 리드(3)에 형성되는 완충수단(5)을 "〉"형으로 구비함을 특징으로 하는 반도체 패키지용 리드프레임.
  5. 제2항 또는 제3항 중 어느 한 항에 있어서, 퓨즈드 리드(3)에 형성되는 완충수단(5)을 "ㄷ"형으로 구비함을 특징으로 하는 반도체 패키지용 리드프레임.
  6. 제2항 또는 제3항 중 어느 한 항에 있어서, 퓨즈드 리드(3)에 형성되는 완층수단(5)을형으로 구비함을 특징으로 하는 반도체패키지용 리드프레임.
  7. 제2항 또는 제3항 중 어느 한 항에 있어서, 퓨즈드 리드(3)에 형성되는 완충수단(5)을 "◇"형으로 구비함을 특징으로 하는 반도체패키지용 리드프레임.
  8. 반도체칩 패키지(2)와 알체로 연결되는 퓨즈드 리드(3)상에 그라운드 및 열방출 역할을 수행하기 위한 그라운드 본딩 보조수단(6)을 형성하여 은도금 영역을 최소화하고, 몰딩수지와 리드프레임간의 결합력 강화가 이루어지도록 함을 특징으로 하는 반도체패키지용 리드프레임.
  9. 리드프레임(1)의 퓨즈드 리드(3)에 다운셋(4) 부분을 형성함에 있어서, 퓨즈드 리드(3)의 양변과 직각을 이루도록 다운셋각을 형성함을 특징으로 하는 반도체패키지용 리드프레임.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950058806A 1995-12-27 1995-12-27 퓨즈드 리이드에 응력흡수수단이 형성된 반도체 패키지용 리이드프레임 KR100191078B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950058806A KR100191078B1 (ko) 1995-12-27 1995-12-27 퓨즈드 리이드에 응력흡수수단이 형성된 반도체 패키지용 리이드프레임
JP8358683A JP2779789B2 (ja) 1995-12-27 1996-12-27 半導体パッケージ用リードフレーム及びリードフレームストップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950058806A KR100191078B1 (ko) 1995-12-27 1995-12-27 퓨즈드 리이드에 응력흡수수단이 형성된 반도체 패키지용 리이드프레임

Publications (2)

Publication Number Publication Date
KR970053726A true KR970053726A (ko) 1997-07-31
KR100191078B1 KR100191078B1 (ko) 1999-07-01

Family

ID=19445093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950058806A KR100191078B1 (ko) 1995-12-27 1995-12-27 퓨즈드 리이드에 응력흡수수단이 형성된 반도체 패키지용 리이드프레임

Country Status (2)

Country Link
JP (1) JP2779789B2 (ko)
KR (1) KR100191078B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064420B2 (en) 2002-09-30 2006-06-20 St Assembly Test Services Ltd. Integrated circuit leadframe with ground plane
KR100634238B1 (ko) 2005-08-12 2006-10-16 삼성전자주식회사 테이프 캐리어 패키지용 탭 테이프

Also Published As

Publication number Publication date
JPH104171A (ja) 1998-01-06
JP2779789B2 (ja) 1998-07-23
KR100191078B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
KR880011939A (ko) 반도체 레이저의 조립방법
KR970053726A (ko) 퓨즈드 리이드에 응력 흡수 수단이 형성된 반도체패키지용 리드프레임
KR940016723A (ko) 반도체 리이드 프레임
JPH0575016A (ja) 半導体装置
JP2008016716A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP2679848B2 (ja) 半導体装置
JPH01220837A (ja) 半導体集積回路装置
KR970008537A (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
KR960026691A (ko) 반도체 패키지 제조용 리드프레임 패드구조
KR970024106A (ko) 업셋 조정된 리드 프레임 및 그를 이용한 반도체 칩 패키지
KR200183066Y1 (ko) 반도체 패키지 제조용 히트싱크구조
KR870000753A (ko) 수지봉합형 반도체장치
KR200295664Y1 (ko) 적층형반도체패키지
JPH0330344A (ja) 半導体装置及びその製造方法
KR970053736A (ko) 반도체 패키지용 리드프레임
KR100539580B1 (ko) 반도체 패키지의 구조
JPS6060743A (ja) リ−ドフレ−ム
JPH05190709A (ja) マルチチップパッケージ
JPH05243464A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JP2890841B2 (ja) 樹脂封止型半導体装置
JPH05166999A (ja) 半導体装置用リードフレーム
KR970053740A (ko) 개선된 다이패드를 갖는 리드프레임
JPH05326799A (ja) 半導体装置用リードフレーム及びこれを用いた半導体チップの樹脂封止方法
KR970023896A (ko) 다이 접착층이 없는 반도체 칩 패키지
KR970013284A (ko) 노이즈(noise)방지용 리드프레임

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130116

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 17

EXPY Expiration of term