JPH05190709A - マルチチップパッケージ - Google Patents

マルチチップパッケージ

Info

Publication number
JPH05190709A
JPH05190709A JP4024747A JP2474792A JPH05190709A JP H05190709 A JPH05190709 A JP H05190709A JP 4024747 A JP4024747 A JP 4024747A JP 2474792 A JP2474792 A JP 2474792A JP H05190709 A JPH05190709 A JP H05190709A
Authority
JP
Japan
Prior art keywords
resin
gold wire
molding
gel
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4024747A
Other languages
English (en)
Inventor
Mitsuo Otsubo
光男 大坪
Jiro Honda
次郎 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4024747A priority Critical patent/JPH05190709A/ja
Publication of JPH05190709A publication Critical patent/JPH05190709A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 モールド時、モールド樹脂の液圧により金線
が切れるのを防ぐ。 【構成】 モールド前にＩＣ２及び金線６をゲル状の樹
脂７で覆って保護した。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、マルチチップパッケ
ージにおいて樹脂封止されるＩＣ及び金線の保護対策に
関するものである。
【０００２】
【従来の技術】図３、図４はマルチチップパッケージを
示すもので、図において、１はリードフレーム、２はＩ
Ｃ、３はチップ抵抗、４はパワーTr、５はAl線、６は金
線、７はモールド樹脂である。
【０００３】ここで、パワーTr４は、その電流容量を考
慮して比較的太い（例えば３００μｍφ）Al線５で接続
されており、従って樹脂モールド時の液圧によるワイヤ
ー倒れや、ワイヤー切れが発生することは無いが、同一
パッケージに搭載されて、同一の樹脂モールド液圧が加
わるところのＩＣ２の金線６（例えば３０μｍφ）は、
その危険性が大である。従って、樹脂モールド液圧を金
線６の耐久力に合わせて小さくする必要があり、このた
めモールド樹脂７がパッケージ全体に行きわたらない等
のおそれがある。
【０００４】
【発明が解決しようとする課題】従来のマルチチップパ
ッケージは以上のように構成されているので、樹脂モー
ルド時にモールド樹脂の液圧により金線が切れることが
あるなどの問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、金線が切れるのを防いだマルチ
チップパッケージを得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るマルチチ
ップパッケージは、モールド前の状態においてＩＣと金
線をゲル状の樹脂で保護したものである。
【０００７】
【作用】この発明においては、ＩＣと金線をゲル状の樹
脂で保護することにより、モールド時の液圧により金線
の切れるのを防ぐことができる。
【０００８】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１、図２において、１〜７は上記従
来例と同様のものであり、８はＩＣ２と金線６を保護す
るように覆ったゲル状の樹脂で、モールド時、金線が切
れるのを防いでいる。
【０００９】以上のようにして、ＩＣ２及び金線６を予
めゲル状の樹脂８で保護したので、モールド時にモール
ド樹脂７の液圧によって金線が切れるのを防ぐことがで
きる。
【００１０】
【発明の効果】以上のようにこの発明によれば、ゲル状
樹脂によってＩＣ及び金線を保護したので、モールド
時、モールド樹脂の液圧による金線の切れるのを防ぐ効
果がある。
【図面の簡単な説明】
【図１】この発明の一実施例によるマルチチップパッケ
ージの上面図である。
【図２】図１の断面図である。
【図３】従来のマルチチップパッケージの上面図であ
る。
【図４】図３の断面図である。
【符号の説明】
１ リードフレーム ２ ＩＣ ３ チップ抵抗 ４ パワーTr ５ Alワイヤ ６ 金線 ７ モールド樹脂 ８ ゲル状の樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 基板上に少なくとも２個以上の半導体チ
    ップが搭載され、樹脂封止されるマルチチップパッケー
    ジにおいて、上記基板上の半導体チップのうち比較的細
    い金属線で接続されている半導体チップが搭載されてい
    る部位に上記半導体チップと金属線とを覆って保護する
    ゲル状の樹脂が施されていることを特徴とするマルチチ
    ップパッケージ。
JP4024747A 1992-01-14 1992-01-14 マルチチップパッケージ Pending JPH05190709A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4024747A JPH05190709A (ja) 1992-01-14 1992-01-14 マルチチップパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4024747A JPH05190709A (ja) 1992-01-14 1992-01-14 マルチチップパッケージ

Publications (1)

Publication Number Publication Date
JPH05190709A true JPH05190709A (ja) 1993-07-30

Family

ID=12146741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4024747A Pending JPH05190709A (ja) 1992-01-14 1992-01-14 マルチチップパッケージ

Country Status (1)

Country Link
JP (1) JPH05190709A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
CN113707563A (zh) * 2021-08-16 2021-11-26 深圳群芯微电子有限责任公司 一种高集成度的集成电路封装装置及其使用方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
CN113707563A (zh) * 2021-08-16 2021-11-26 深圳群芯微电子有限责任公司 一种高集成度的集成电路封装装置及其使用方法

Similar Documents

Publication Publication Date Title
JPH08116016A (ja) リードフレーム及び半導体装置
JPH07312405A (ja) 半導体装置
JPS61236130A (ja) 半導体装置
JPH05190709A (ja) マルチチップパッケージ
JPS60150660A (ja) 半導体装置
EP0405330A2 (en) Flagless leadframe, package and method
JP3565114B2 (ja) 樹脂封止型半導体装置
JPH08115941A (ja) 半導体装置
JPS63174347A (ja) リ−ドフレ−ム
KR970077602A (ko) 칩접착부가 일체형으로 형성된 타이바를 갖는 패드리스 리드프레임과 이를 이용한 반도체 칩 패키지
KR100763966B1 (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
KR19990035569A (ko) 패키지
KR100187714B1 (ko) 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR100193228B1 (ko) 반도체 패키지 구조
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR200154510Y1 (ko) 리드 온 칩 패키지
KR930002033Y1 (ko) 리드 프레임
KR100729028B1 (ko) 리드에 테이프가 부착된 리드프레임 및 이를 이용한반도체패키지
JPH07283358A (ja) パッケージされた集積回路と集積回路のパッケージ方法
JPH08148620A (ja) 半導体パッケージ及びその実装方法
JPH03169057A (ja) 半導体装置
JPH0422159A (ja) 半導体集積回路装置およびその製造方法
KR970053649A (ko) 와이어리스 반도체 패키지
KR940002445B1 (ko) 반도체 리이드 프레임
JPH06132475A (ja) 半導体パッケージ