KR970051136A - 멀티-워드라인 드라이버를 갖는 반도체 메모리장치 - Google Patents

멀티-워드라인 드라이버를 갖는 반도체 메모리장치 Download PDF

Info

Publication number
KR970051136A
KR970051136A KR1019950046459A KR19950046459A KR970051136A KR 970051136 A KR970051136 A KR 970051136A KR 1019950046459 A KR1019950046459 A KR 1019950046459A KR 19950046459 A KR19950046459 A KR 19950046459A KR 970051136 A KR970051136 A KR 970051136A
Authority
KR
South Korea
Prior art keywords
word line
memory cell
driver
decoder
mcb
Prior art date
Application number
KR1019950046459A
Other languages
English (en)
Other versions
KR100205007B1 (ko
Inventor
전준영
차기원
이상재
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950046459A priority Critical patent/KR100205007B1/ko
Priority to GB9625048A priority patent/GB2307997B/en
Priority to TW085114874A priority patent/TW310429B/zh
Priority to US08/759,353 priority patent/US6118722A/en
Priority to JP8323962A priority patent/JPH09167487A/ja
Priority to DE19650303A priority patent/DE19650303B4/de
Publication of KR970051136A publication Critical patent/KR970051136A/ko
Application granted granted Critical
Publication of KR100205007B1 publication Critical patent/KR100205007B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 동일 워드라인에 대하여 적어도 2개 이상의 서브워드라인 드라이버의 사용시 문제가 되고 있는 메인 워드라인 갯수를 최소화하여 메인 워드라인의 피치를 개선시키고, 적어도 4개의 서브 워드라인 피치마다 4개의 서브 워드라인에 관련된 서브 워드라인 드라이버를 배치시키며, 메모리 셀 블럭사이에 워드라인 디코더 드라이버를 균형있게 분산배치하여 워드라인 디코더가 차지하는 레이아웃 면적을 최소화함으로써 집적도를 높일 수 있는 멀티 워드라인 드라이버를 갖는 반도체 메모리장치에 관한 것이다.
본 발명은 메모리 셀 블럭이 제1방향으로 N개로 나누어지고, 각 메모리 셀 블럭이 제2방향으로 M개의 메모리 셀어레이로 나누어진 반도체 메모리 장치에 있어서, 이웃하는 두 메모리 셀 블럭 사이 및 메모리 셀 블럭의 가장자리에, 제1방향으로 워드라인 디코더 드라이버가 위치하는 워드라인 디코더 드라이버영역이 (N+1)개 존재하고, 이웃하는 두 메모리 셀 어레이 사이와 가장자리에는 제2방향으로 서브 워드라인 드라이버 영역이(M+1)개 존재하는 구조를 갖는다.

Description

멀티-워드라인 드라이버를 갖는 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 멀티 워드라인 드라이버를 갖는 반도체 메모리장치의 구조도.

Claims (11)

  1. 메모리 셀 블럭(MCB)이 제1방향으로 N개로 나누어지고, 각 메모리 셀 블럭(MCB)은 제2방향으로 M개의 메모리 셀어레이(MCA)로 나누어진 반도체 메모리 장치에 있어서, 이웃하는 상기의 두 메모리 셀 블럭(MCB)사이 및 메모리 셀 블럭(MCB)의 가장자리에, 제1방향으로 워드라인 디코더 드라이버(WDD)가 위치하는 워드라인 디코더 드라이버영역(WDR)이 (N+1)개 존재하고, 두 메모리 셀 블럭(MCB)사잉의 워드라인 디코더 드라이버영역(WDR)에 위치하는 각 워드라인 디코더 드라이버(WDD)는 두 메모리셀 블럭(MCB)에 공유되는 것을 특징으로 하는 멀티 워드라인 드라이버를 갖는 반도체 메모리장치.
  2. 제1항에 있어서, 각 워드라인 디코더 드라이버 영역(WDR)은 상기 복수 개의 워드라인 디코더 드라이버(WDD)를 선택 구동하기 위한 신호를 출력하는 워드라인 디코더(WD, 240)를 더 포함하는 것을 특징으로 하는 멀티 워드라인 드라이버를 갖는 반도체 메모리장치.
  3. 메모리 셀 블럭(MCB)이 제1방향으로 N개로 나누어지고, 각 메모리 셀 블럭(MCB)이 제2방향으로 M개의 메모리 셀어레이(MCA)로 나누어진 반도체 메모리 장치에 있어서, 이웃하는 상기의 두 메모리 셀 블럭(MCB)사이 및 메모리 셀 블럭(MCB)의 가장자리에 제1방향으로 워드라인 디코더 드라이버영역(WDR)이 (N+1)개 존재하고, 각 메모리 셀 블럭(MCB)내에는 메인 워드라인(MWL)구동용 로우 디코더(210)가 구비되며, 이웃하는 두 메모리 셀 어레이(MCA)사이와 가장자리에 제2방향으로 (M+1)개의 서브워드라인 드라이버영역(SWR)이 존재하고, 각 서브 워드라인 드라이버영역(SWR)에는 적어도 4개 이상의 서브 워드라인(SWL0-SWL3)피치마다 하나의 메인 워드라인(MWL)에 대하여 적어도 2개 이상의 서브 워드라인 드라이버(SWD0, SWD2) 및 (SWD1, SWD3)가 동일한 크기로 나란히 배열되며, 각 워드라인 디코더 드라이버영역(WDR)에는 상기 워드라인 드라이버(SWD0-SWD3)를 구동하기 위한 신호(Φx0d-Φx3d)를 출력하기 위한 복수개의 워드 라인 디코더 드라이버(WDD)가 배열되는 것을 특징으로 하는 멀티 워드라인 드라이버를 갖는 반도체 메모리장치.
  4. 제3항에 있어서, 메모리 셀 블럭(MCB)을 중심으로 서로 인접한 2개의 워드라인 디코더 드라이버영역(WDR)의 각 워드라인 디코더 드라이버(WDD)는 각 서브 워드라인 드라이버영역(SWR)에 배열된 2개의 서브 워드라인 드라이버(SWD)와 하나씩 교대로 연결되는 것을 특징으로 하는 멀티 워드라인 드라이버를 갖는 반도체 메모리장치.
  5. 제3항에 있어서, 이웃하는 두개의 메모리 셀 블럭(MCB)사이에 위치하는 워드라인 디코더 드라이버영역(WDR)에 배열된 각 워드라인 디코더 드라이버(WDD)은 이웃하는 두개의 메모리 셀 블럭의 서브 워드라인 드라이버(SWD)와 동시에 연결되는 것을 특징으로 하는 멀티 워드라인 드라이버를 갖는 반도체 메모리장치.
  6. 제5항에 있어서, 상기의 이웃하는 두개의 메모리 셀 블럭(MCB)사이에 위치하는 워드라인 드라이버영역(WDR)에 배열된 복수개의 워드라인 디코더 드라이버(WDD)는 각 서브 워드라인 디코더 드라이버 영역(SDR)의 2개의 서브 워드라인 드라이버중 하나와 순차적으로 연결되는 것을 특징으로 하는 멀티 워드라인 드라이버를 갖는 반도체 메모리장치.
  7. 제3항에 있어서, 각 워드라인 디코더 드라이버 영역(WDR)은 상기 복수개의 워드라인 디코더 드라이버(WDD)의 구동용 신호(Φx0,Φx1) 또는 (Φx2,Φx3)를 출력하기 위한 워드라인 디코더(WD, 240)를 더 포함하는 것을 특징으로 하는 멀티 워드라인 드라이버를 갖는 반도체 메모리장치.
  8. 제7항에 있어서, 상기 워드라인 디코더(WD, 240)로부터의 신호(Φx0,Φx1) 또는 (Φx2,Φx3)는 복수개의 워드라인 디코더 드라이버(WDD)에 순차적으로 교대로 인가되는 것을 특징으로 하는 멀티 워드라인 드라이버를 갖는 반도체 메모리장치.
  9. 제7항에 있어서, 상기 워드라인 디코더(WD, 240)로부터의 신호(Φx0,Φx1) 또는 (Φx2,Φx3)를 출력하기 위한 출력선(261, 262),(261′,262′)는 서브 워드라인(SWL)과 동일한 방향으로 각 메모리 셀 블럭(MCB)상에 놓여지는 것을 특징으로 하는 멀티 워드라인 드라이버를 갖는 반도체 메모리장치.
  10. 제3항에 있어서, 각 워드라인 디코더 드라이버(WDD, 240)로부터의 신호(Φx0d-Φx3d)를 출력하기 위한 출력선(263-266)은 비트라인과 동일한 방향으로 각 서브 워드라인 드라이버영역상에 놓여지는 것을 특징으로 하는 멀티 워드라인 드라이버를 갖는 반도체 메모리장치.
  11. 제3항 및 제7항에 있어서, 상기 로우 디코더(210)로부터의 출력선인 메인 워드라인(MWL)과 워드라인 디코더(WD, 240)로부터의 출력신호(Φx0,Φx1) 또는 (Φx2,Φx3)에 의해 서브 워드라인 드라이버(SWD)가 선택구동되는 것을 특징으로 하는 멀티 워드라인 드라이버를 갖는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950046459A 1995-12-04 1995-12-04 멀티-워드라인 드라이버를 갖는 반도체 메모리장치 KR100205007B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950046459A KR100205007B1 (ko) 1995-12-04 1995-12-04 멀티-워드라인 드라이버를 갖는 반도체 메모리장치
GB9625048A GB2307997B (en) 1995-12-04 1996-12-02 An integrated circuit memory device
TW085114874A TW310429B (ko) 1995-12-04 1996-12-02
US08/759,353 US6118722A (en) 1995-12-04 1996-12-03 Integrated circuit memory device
JP8323962A JPH09167487A (ja) 1995-12-04 1996-12-04 半導体メモリ装置
DE19650303A DE19650303B4 (de) 1995-12-04 1996-12-04 Integrierte Speicherschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046459A KR100205007B1 (ko) 1995-12-04 1995-12-04 멀티-워드라인 드라이버를 갖는 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR970051136A true KR970051136A (ko) 1997-07-29
KR100205007B1 KR100205007B1 (ko) 1999-06-15

Family

ID=19437620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046459A KR100205007B1 (ko) 1995-12-04 1995-12-04 멀티-워드라인 드라이버를 갖는 반도체 메모리장치

Country Status (6)

Country Link
US (1) US6118722A (ko)
JP (1) JPH09167487A (ko)
KR (1) KR100205007B1 (ko)
DE (1) DE19650303B4 (ko)
GB (1) GB2307997B (ko)
TW (1) TW310429B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388319B1 (ko) * 1998-12-30 2003-10-10 주식회사 하이닉스반도체 로우디코딩어레이의출력신호배치구조
KR100506059B1 (ko) * 2002-12-09 2005-08-05 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치
US9111633B2 (en) 2013-05-21 2015-08-18 Samsung Electronics Co., Ltd. Semiconductor memory device having sub word line driver and driving method thereof

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3869045B2 (ja) * 1995-11-09 2007-01-17 株式会社日立製作所 半導体記憶装置
JP2000156096A (ja) * 1998-11-20 2000-06-06 Fujitsu Ltd 半導体記憶装置
KR100334573B1 (ko) * 2000-01-05 2002-05-03 윤종용 계층적인 워드 라인 구조를 갖는 반도체 메모리 장치
KR100448708B1 (ko) * 2001-06-19 2004-09-13 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 워드 라인 선택방법
JP4532481B2 (ja) * 2004-03-11 2010-08-25 富士通セミコンダクター株式会社 半導体メモリ
KR100630733B1 (ko) * 2005-01-12 2006-10-02 삼성전자주식회사 전력소모를 감소시킬 수 있는 워드라인 인에이블 신호라인 배치 구조를 갖는 반도체 메모리장치 및 이의워드라인 인에이블 신호 라인 배치방법
KR100921949B1 (ko) * 2007-05-02 2009-10-15 충북대학교 산학협력단 표시장치용 구동 집적회로
US9564205B2 (en) * 2014-11-13 2017-02-07 Winbond Electronics Corp. Memory apparatus and method for accessing memory
KR20210110012A (ko) 2020-02-28 2021-09-07 에스케이하이닉스 주식회사 서브 워드라인 드라이버

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140550A (en) * 1987-03-16 1992-08-18 Hitachi Ltd. Semiconductor memory device
JPS63225991A (ja) * 1987-03-16 1988-09-20 Hitachi Ltd 半導体記憶装置
JP2547615B2 (ja) * 1988-06-16 1996-10-23 三菱電機株式会社 読出専用半導体記憶装置および半導体記憶装置
KR930008310B1 (ko) * 1991-02-05 1993-08-27 삼성전자 주식회사 반도체 메모리장치의 워드라인드라이버단 배치방법
JP2812099B2 (ja) * 1992-10-06 1998-10-15 日本電気株式会社 半導体メモリ
JPH07230696A (ja) * 1993-12-21 1995-08-29 Toshiba Corp 半導体記憶装置
US5555529A (en) * 1993-12-28 1996-09-10 Intel Corporation Power saving architecture for a cache memory
GB9423038D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics An integrated circuit memory device with voltage boost
KR0140179B1 (ko) * 1994-12-19 1998-07-15 김광호 불휘발성 반도체 메모리

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388319B1 (ko) * 1998-12-30 2003-10-10 주식회사 하이닉스반도체 로우디코딩어레이의출력신호배치구조
KR100506059B1 (ko) * 2002-12-09 2005-08-05 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치
US9111633B2 (en) 2013-05-21 2015-08-18 Samsung Electronics Co., Ltd. Semiconductor memory device having sub word line driver and driving method thereof

Also Published As

Publication number Publication date
JPH09167487A (ja) 1997-06-24
GB9625048D0 (en) 1997-01-22
DE19650303A1 (de) 1997-06-05
TW310429B (ko) 1997-07-11
DE19650303B4 (de) 2005-09-15
GB2307997B (en) 1998-01-28
US6118722A (en) 2000-09-12
GB2307997A (en) 1997-06-11
KR100205007B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR970029785A (ko) 멀티 서브워드라인 드라이버를 갖는 반도체 메모리장치
KR910013266A (ko) 반도체 메모리 어레이의 구성방법
KR970051136A (ko) 멀티-워드라인 드라이버를 갖는 반도체 메모리장치
KR890008833A (ko) 반도체메모리
EP0398067A3 (en) Combined multiple memories
KR920006997A (ko) 용장회로(冗長回路)
KR960008833A (ko) 반도체 기억 장치
KR930018595A (ko) 반도체 기억장치
KR970071803A (ko) 계층적 워드라인 구조를 갖는 반도체 메모리 소자
KR910003663A (ko) 다이나믹형 반도체메모리장치
KR950034254A (ko) 고대역폭을 얻기 위한 반도체 메모리장치 및 그 신호선배치방법
JP3781793B2 (ja) ダイナミック型半導体記憶装置
KR950015389A (ko) 반도체 메모리 장치
KR20000037849A (ko) 서로 다른 크기의 서브 어레이들을 구비한 반도체메모리 장치및 서브 어레이의 수를 줄이는 방법
KR980004966A (ko) 반도체 기억 장치
KR950009710A (ko) 고집적화에 적합한 반도체 기억장치
KR920017101A (ko) 반도체 메모리 장치의 워드라인 드라이버단 배치방법
JP2004071023A (ja) 半導体記憶装置
KR100633652B1 (ko) 워드 라인이 긴 비트 라인을 가진 셀 어레이용 다수의 뱅크로 분할되기 위한 구획된 워드 라인 아키텍쳐
US6166952A (en) Read-only memory having specially output circuits and word line connected to a group of memory cells
KR960025798A (ko) 반도체메모리소자의 메모리셀어레이의 배열방법
KR970051450A (ko) 반도체 메모리장치의 리던던시 셀 배치 방법
KR930001738B1 (ko) 반도체 메모리장치의 워드라인 드라이버 배치방법
KR960025748A (ko) 반도체메모리소자의 메모리셀어레이 활성화방법
KR100321655B1 (ko) 간략한 구조의 디코더를 갖는 메모리 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120229

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee