KR930001738B1 - 반도체 메모리장치의 워드라인 드라이버 배치방법 - Google Patents

반도체 메모리장치의 워드라인 드라이버 배치방법 Download PDF

Info

Publication number
KR930001738B1
KR930001738B1 KR1019890020104A KR890020104A KR930001738B1 KR 930001738 B1 KR930001738 B1 KR 930001738B1 KR 1019890020104 A KR1019890020104 A KR 1019890020104A KR 890020104 A KR890020104 A KR 890020104A KR 930001738 B1 KR930001738 B1 KR 930001738B1
Authority
KR
South Korea
Prior art keywords
word line
word
memory
line driver
lines
Prior art date
Application number
KR1019890020104A
Other languages
English (en)
Other versions
KR910013263A (ko
Inventor
서동일
조수인
민동선
김영래
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019890020104A priority Critical patent/KR930001738B1/ko
Priority to GB9004056A priority patent/GB2239540A/en
Priority to DE4005990A priority patent/DE4005990A1/de
Priority to FR9002487A priority patent/FR2656727A1/fr
Priority to JP2096598A priority patent/JPH03203892A/ja
Priority to IT48184A priority patent/IT1241519B/it
Priority to CN90106620A priority patent/CN1052965A/zh
Publication of KR910013263A publication Critical patent/KR910013263A/ko
Application granted granted Critical
Publication of KR930001738B1 publication Critical patent/KR930001738B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 메모리장치의 워드라인 드라이버 배치방법
제1도는 종래의 구성도.
제2도는 본 발명의 구성도.
본 발명은 반도체 메모리장치에 있어서 워드라인 드라이버를 배치하는 방법에 관한 것이다.
반도체 메모리장치의 집적도가 높아짐에 따라 래이아웃(lay out)할때 디자인 룰(Design rule)은 더욱 미세화되고 있다.
따라서 메모리장치의 고집적화에 따른 여러가지 부각되는 문제점을 해결하기 위하여 기본적인 소자의 특성을 개량시킨다거나 전력소비를 줄여서 전체 동작효율을 개선시켜야 하는 과제외에 제한된 면적내에서 보다 효율적인 래이아웃을 달성하기 위하여 단일 칩내에 내장된 여러가지 구성요소들의 배치에 대하여 고려해 볼 필요가 있다. 특히 반도체 메모리장치에서는 다수의 디코더들이 내장되는데 상기 디코더들은 메모리 어레이의 집적도가 높으면 높을 수록 내장되는 디코더의 수가 증가하여 래이아웃상에서 상당한 제한을 가하게 된다.
일반적으로 반도체 메모리장치에서 워드라인 드라이버는 로우 어드레스신호를 받아서 선택된 로우 어드레스 디코더에서 발생하는 신호를 받아 소정의 워드라인을 선택하는데 필요한 워드라인 구동전압을 상기 해당 워드라인에 인가하는 역할을 하게된다.
제1도에는 상기 워드라인 드라이버가 도시된 종래의 반도체 메모리 어레이가 나타나 있는데, 상기 제1도의 메모리셀 어레이는 각각의 센스앰프들과 한쌍씩 연결된 다수의 비트라인들(BLo-BLj)과, 상기 비트라인들(BLo-BLj)과 직교하여 배열된 다수의 워드라인들(WLo-WLm)과, 상기 워드라인들(WLo-WLm) 및 비트라인들(BLo-BLj)과 접속하여 형성된 메모리셀들과, 상기 워드라인들과 연결된 워드라인 드라이버(1)들로 구성되어 있다. 상기 메모리셀 어레이에서는 로우 어드레스 디코더(도시되지 않음)와 연결된 워드라인 드라이버(1)가 한쪽 가장자리에 위치하므로 상기 부분에서의 밀도가 커지게 되고 이에 따라 전체 래이아웃 면적을 증가하게 된다. 또한 제한된 면적내에서 래이아웃을 해야할 경우 패턴형성이 복잡해지고 어려워진다.
따라서 본 발명의 목적은 반도체 침의 제한된 면적에서 보다 여유있는 래이아웃 마진(layout margin)을 확보할 수 있는 워드라인 드라이버의 배열방법을 제공함에 있다.
상기 본 발명의 목적을 달성하기 위하여, 본 발명은, 다수개의 메모리 셀들과 상기 메모리 셀들을 선택하기 위한 선택신호를 전송하여 제1방향으로 평행하게 배열된 다수개의 워드라인들과 상기 메모리 셀들에 저장할 데이타와 메모리 셀로부터 독출된 데이타를 전송하며 상기 워드라인들과는 직교하여 평행하게 배열된 다수개의 비트라인들로 구성된 메모리 매트릭스와, 상기 워드라인들을 각각 구동하기 위한 다수개의 워드라인 드라이버들과, 상기 워드라인 드라이버들에 로우 어드레스들을 공급하기 위한 다수개의 로우 어드레스 디코더들로 구성된 반도체 메모리 어레이를 가지는 반도체 메모리장치에서 상기 워드라인 드라이버들을 배치하는 방법에 있어서, 상기 다수개의 워드라인 드라이버들을 다수개의 워드라인 드라이버 그룹들로 분할한 다음, 홀수번째의 워드라인 드라이버 그룹들과 짝수번째의 워드라인 드라이버 그룹들이 상기 메모리 매트릭스를 사이에 두고 서로 대치되도록 배치함을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명에 따라 워드라인 드라이버를 구성한 메모리 어레이를 도시한 것이다.
상기 제2도에서는 각각의 센스앰프들에 각 한쌍씩 연결된 다수의 비트라인들(BLo-BLj)과, 상기 비트 라인들(BLo-BLj)과 직교하여 배열된 다수의 워드라인들(WLo-WLm)과, 상기 비트라인들(BLo-BLj) 및 워드라인들(WLo-WLm)과 접속되어 있는 메모리셀들로 구성된 메모리셀 어레이가 도시되어 있다. 또한 상기 메모리셀 어레이에서 워드라인들에 아래위로 연결된 워드라인 드라이버(10)들이 배치되어 있는데, 상기 워드라인 드라이버(10)들은 상기 메모리셀 어레이의 워드라인수가 2n개인 경우 2k(n＞k≥ ; n, k는 정수)개의 워드라인들의 각각에 연결되어 각각 반대편으로, 즉, 지그재그(zigzag)형태로 배열되어 있다. 다시말해서 워드라인 2k개를 drvie하는 동수의 워드라인 드라이버들이 2k개를 단위로 메모리셀 어레이 양측에 번갈아서 놓이게 되어 전체적으로는 워드라인 드라이버(10)들이 어레이 양측에 같은 갯수로 배열된 것이다. 상기와 같은 워드라인 드라이버(10)들의 배열은 종래의 워드라인 드라이버들의 배치보다 전체 메모리 어레이의 래이아웃면에서 간격(Pitch)이 증가하였으므로 그 여유도가 증대하였음을 알 수 있다. 상기 본 발명의 실시예에서는 워드라인 드라이버의 배열방법에 관하여서만 언급하였으나 로우 어드레스 디코더들의 배열문제도 상기 워드라인 드라이버 배열에 따라 적절한 운용이 가능한 것이다. 예를들면 첫째로 로우어드래스 디코더를 상기 워드라인 드라이버와 같이 나누어 배열하여 상기 워드라인 드라이버를 구동시키는 방법이며 둘째는 로우 어드레스 디코더는 상기 워드라인 드라이버가 위치한 두면중 한면에 종전과 같이 위치하게 하고 로우 어드레스 디코더의 반대편에 위치한 워드라인 드라이버는 로우 어드레스의 출선로를 워드라인 방향으로 배치하여 상기 반대편에 위치한 로우 어드레스 디코더를 구동시키는 방법이다.
상술한 바와 같이 본 발명은 워드라인 드라이버를 메모리 어레이의 양측에 동일수로 분할시켜 배열함으로써 전체적인 메모리 어레이의 래이아웃에 여유도를 증대시키고 패턴형성을 용이하게 하는 이점이 있다.

Claims (1)

  1. 다수개의 메모리 쎌들과 상기 메모리 쎌들을 선택하기 위한 선택신호를 전송하여 제1방향으로 평행하게 배열된 다수개의 워드라인들과 상기 메모리 쎌들에 저장할 데이타와 메모리 쎌로부터 독출된 데이타를 전송하며 상기 워드라인들과는 직교하여 평행하게 배열된 다수개의 비트라인들로 구성된 메모리 매트릭스와, 상기 워드라인들을 각각 구동하기 위한 다수개의 워드라인 드라이버들과, 상기 워드라인 드라이버들에 로우 어드레스들을 공급하기 위한 다수개의 로우 어드레스 디코더들로 구성된 반도체 메모리 어레이를 가지는 반도체 메모리장치에서 상기 워드라인 드라이버들을 배치하는 방법에 있어서, 상기 다수개의 워드라인 드라이버들을 다수개의 워드라인 드라이버 그룹들로 분할한 다음, 홀수번째의 워드라인 드라이버 그룹들과 짝수번째의 워드라인 드라이버 그룹들이 상기 메모리 매트릭스를 사이에 두고 대치되도록 배치함을 특징으로 하는 반도체 메모리장치의 워드라인 드라이버 배치방법.
KR1019890020104A 1989-12-29 1989-12-29 반도체 메모리장치의 워드라인 드라이버 배치방법 KR930001738B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019890020104A KR930001738B1 (ko) 1989-12-29 1989-12-29 반도체 메모리장치의 워드라인 드라이버 배치방법
GB9004056A GB2239540A (en) 1989-12-29 1990-02-22 Semiconductor memory array with staggered word line drivers
DE4005990A DE4005990A1 (de) 1989-12-29 1990-02-26 Halbleiterspeicheranordnung mit einer interdigitierten wortleitungsstruktur
FR9002487A FR2656727A1 (fr) 1989-12-29 1990-02-28 Matrice de cellules de memoire a semiconducteurs presentant une structure de lignes de mots interdigitee.
JP2096598A JPH03203892A (ja) 1989-12-29 1990-04-13 半導体メモリ装置のワードラインドライバ配置方法
IT48184A IT1241519B (it) 1989-12-29 1990-07-31 Schiera di memoria a semiconduttori
CN90106620A CN1052965A (zh) 1989-12-29 1990-07-31 半导体存储器阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020104A KR930001738B1 (ko) 1989-12-29 1989-12-29 반도체 메모리장치의 워드라인 드라이버 배치방법

Publications (2)

Publication Number Publication Date
KR910013263A KR910013263A (ko) 1991-08-08
KR930001738B1 true KR930001738B1 (ko) 1993-03-12

Family

ID=19294145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890020104A KR930001738B1 (ko) 1989-12-29 1989-12-29 반도체 메모리장치의 워드라인 드라이버 배치방법

Country Status (7)

Country Link
JP (1) JPH03203892A (ko)
KR (1) KR930001738B1 (ko)
CN (1) CN1052965A (ko)
DE (1) DE4005990A1 (ko)
FR (1) FR2656727A1 (ko)
GB (1) GB2239540A (ko)
IT (1) IT1241519B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270490A (zh) * 2011-03-29 2011-12-07 西安华芯半导体有限公司 一种大容量dram芯片存储阵列结构
WO2016018328A1 (en) 2014-07-31 2016-02-04 Hewlett-Packard Development Company, L.P. Crossbar arrays with shared drivers
CN112464502B (zh) * 2020-12-28 2022-02-01 芯天下技术股份有限公司 优化加快存储器仿真验证方法、装置、存储介质和终端

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059677B2 (ja) * 1981-08-19 1985-12-26 富士通株式会社 半導体記憶装置
JPS59124092A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd メモリ装置
JPS60167193A (ja) * 1984-02-09 1985-08-30 Fujitsu Ltd 半導体記憶装置
US4700328A (en) * 1985-07-11 1987-10-13 Intel Corporation High speed and high efficiency layout for dram circuits
JPH01119987A (ja) * 1987-11-04 1989-05-12 Hitachi Ltd 半導体記憶装置
JP2547615B2 (ja) * 1988-06-16 1996-10-23 三菱電機株式会社 読出専用半導体記憶装置および半導体記憶装置

Also Published As

Publication number Publication date
FR2656727A1 (fr) 1991-07-05
KR910013263A (ko) 1991-08-08
CN1052965A (zh) 1991-07-10
JPH03203892A (ja) 1991-09-05
IT9048184A1 (it) 1992-01-31
IT9048184A0 (it) 1990-07-31
DE4005990A1 (de) 1991-07-11
IT1241519B (it) 1994-01-17
GB2239540A (en) 1991-07-03
GB9004056D0 (en) 1990-04-18

Similar Documents

Publication Publication Date Title
US6567287B2 (en) Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
KR101194353B1 (ko) 복수 레벨들의 복수-헤드 디코더들을 사용하여 조밀한 메모리 어레이들을 계층적 디코딩하는 집적 회로 및 방법
KR100186300B1 (ko) 계층적 워드라인 구조를 갖는 반도체 메모리 소자
EP0073486A2 (en) Stacked semiconductor memory
KR950020745A (ko) 반도체 메모리장치
JPH0772991B2 (ja) 半導体記憶装置
JPH1031887A (ja) 半導体メモリ装置
KR930005020A (ko) 망사 구조의 전원선을 가지는 반도체 메모리 장치
US7525829B2 (en) Semiconductor storage device
US11763872B2 (en) 3D memory array clusters and resulting memory architecture
EP0031659B1 (en) A semiconductor memory device having a memory matrix area and a plurality of peripheral circuits
JPH0444695A (ja) 半導体記憶装置
KR20000037849A (ko) 서로 다른 크기의 서브 어레이들을 구비한 반도체메모리 장치및 서브 어레이의 수를 줄이는 방법
JPH0869696A (ja) 半導体記憶装置
KR930001738B1 (ko) 반도체 메모리장치의 워드라인 드라이버 배치방법
US6953960B2 (en) Semiconductor memory device
US4695978A (en) Semiconductor memory device
EP0420185B1 (en) Semiconductor memory apparatus
US6169699B1 (en) Semiconductor memory device
CN112470225B (zh) 用以提高2堆叠体3d pcm存储器的数据吞吐量的编程和读取偏置和访问方案
KR20020021009A (ko) Ｍｒａｍ-모듈 장치
JP3060458B2 (ja) 半導体記憶装置
JPS61227289A (ja) 半導体記憶装置
JP3469074B2 (ja) 半導体メモリ装置
KR0124051B1 (ko) 다수개의 컬럼선택라인을 가지는 반도체메모리장치 및 컬럼구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060207

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee