KR970031338A - 동일 ic 칩상에 형성된 cmos 블록에 의해 직접 제어가능한 bimos 로직회로(a bimos logic circuit directly controllable by a cmos block formed on same ic chip) - Google Patents

동일 ic 칩상에 형성된 cmos 블록에 의해 직접 제어가능한 bimos 로직회로(a bimos logic circuit directly controllable by a cmos block formed on same ic chip) Download PDF

Info

Publication number
KR970031338A
KR970031338A KR1019960059985A KR19960059985A KR970031338A KR 970031338 A KR970031338 A KR 970031338A KR 1019960059985 A KR1019960059985 A KR 1019960059985A KR 19960059985 A KR19960059985 A KR 19960059985A KR 970031338 A KR970031338 A KR 970031338A
Authority
KR
South Korea
Prior art keywords
logic
integrated circuit
semiconductor integrated
bipolar
cmos
Prior art date
Application number
KR1019960059985A
Other languages
English (en)
Inventor
고지 마쓰모또
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970031338A publication Critical patent/KR970031338A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/021—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of more than one type of element or means, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H03K19/017527—Interface arrangements using a combination of bipolar and field effect transistors [BIFET] with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

IC 칩은 BiMOS 로직, CMOS 로직, 및 BiMOS 로직와 CMOS 로직간을 인터페이스 하는 레벨 천이기를 포함한다. BiMOS 로직이 레벨 천이기의 사용없이 CMOS 로직에 의해 직접 제어될 수 있도록 구성된다.

Description

동일 IC 칩상에 형성된 CMOS 블록에 의해 직접 제어 가능한 BIMOS 로직회로(A BIMOS LOGIC CIRCUIT DIRECTLY CONTROLLABLE BY A CMOS BLOCK FORMED ON SAME IC CHIP)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 2는 본 발명에 따른 개량된 BiMOS 로직을 포함하는 IC 칩을 개략적으로 도시하는 블록도.

Claims (16)

  1. 바이폴라 로직, 상보형 금속 산화물 반도체 (CMOS) 로직, 레벨 천이기를 포함하고, 이들 모두는 단일칩상에 형성되며, 상기 레벨 천이기는 상기 바이폴라 로직과 상기 CMOS 로직 사이를 인터페이스하는 반도체 집적회로에 있어서, 상기 바이폴라 로직은 상기 레벨 천이기를 바이패스하는 것에 의해 상기 CMOS 로직으로부터 으로직 제어신호를 직접 수신하는 수단을 또한 포함하는 것을 특징으로 하는 반도체 집적회로.
  2. 제 1 항에 있어서, 상기 수단은 MOS 트랜지스터 로직인 것을 특징으로 하는 반도체 집적회로.
  3. 제 2 항에 있어서, 상기 MOS 트랜지스터 로직은 복수의 n 채널 MOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적회로.
  4. 제 1 항에 있어서, 상기 바이폴라 로직은 전류 스위치 회로인 것을 특징으로 하는 반도체 집적회로.
  5. 제 1 항에 있어서, 바이폴라 로직은 디멀티플렉서인 것을 특징으로 하는 반도체 집적회로.
  6. 제 1 항에 있어서, 상기 바이폴라 로직은 세트 및 리세트가 상기 CMOS 로직으로부터 상기 수단으로 직접인가된 상기 제어신호에 의해 제어되는 복수의 래치회로를 포함하는 것을 특징으로 하는 반도체 집적회로.
  7. 제 6 항에 있어서, 상기 수단은 MOS 트랜지스터 로직인 것을 특징으로 하는 반도체 집적회로.
  8. 제 7 항에 있어서, 상기 MOS 트랜지스터 로직은 복수의 n 채널 MOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적회로.
  9. 제 6 항에 있어서, 상기 바이폴라 로직은 전류 스위치 회로인 것을 특징으로 하는 반도체 집적회로.
  10. 제 6 항에 있어서, 상기 바이폴라 로직은 세트 및 리세트가 상기 CMOS 로직으로부터 상기 수단에 직접인가된 상기 제어신호에 의해 제어되는 마스터 슬레이브 지연 플립플롭을 포함하는 것을 특징으로 하는 반도체 집적회로.
  11. 제 10 항에 있어서, 상기 수단은 MOS 트랜지스터 로직인 것을 특징으로 하는 반도체 집적회로.
  12. 제 11 항에 있어서, 상기 MOS 트랜지스터 로직은 복수의 n 채널 MOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적회로.
  13. 제 10 항에 있어서, 상기 반도체 로직은 전류 스위치 회로인 것을 특징으로 하는 반도체 집적회로.
  14. 바아폴라 로직, 상보형 금속 산화물 반도체 (CMOS) 로직, 레벨 천이기를 포함하고, 이들 모두는 단일칩상에 형성되며, 상기 레벨 천이기는 상기 바이폴라 로직과 상기 CMOS 로직 사이를 인터페이스하는 반도체 집적회로에 있어서, 상기 바이폴라 로직은 전류 스위치이고 및 상기 레벨 천이기를 바이패스하는 것에 의해 상기 CMOS 로직으로부터 으로직 제어신호를 직접 수신하는 MOS 트랜지스터 로직을 또한 포함하는 것을 특징으로 하는 반도체 집적회로.
  15. 제 14 항에 있어서, 상기 MOS 트랜지스터 로직은 복수의 n 채널 MOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적회로.
  16. 제 15 항에 있어서, 바이폴라 로직은 디멀티플렉서인 것을 특징으로 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960059985A 1995-11-30 1996-11-29 동일 ic 칩상에 형성된 cmos 블록에 의해 직접 제어가능한 bimos 로직회로(a bimos logic circuit directly controllable by a cmos block formed on same ic chip) KR970031338A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7338188A JPH09153593A (ja) 1995-11-30 1995-11-30 ＢｉＭＯＳ論理回路
JP95-338188 1995-11-30

Publications (1)

Publication Number Publication Date
KR970031338A true KR970031338A (ko) 1997-06-26

Family

ID=18315759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059985A KR970031338A (ko) 1995-11-30 1996-11-29 동일 ic 칩상에 형성된 cmos 블록에 의해 직접 제어가능한 bimos 로직회로(a bimos logic circuit directly controllable by a cmos block formed on same ic chip)

Country Status (4)

Country Link
US (1) US5850155A (ko)
EP (1) EP0777329A3 (ko)
JP (1) JPH09153593A (ko)
KR (1) KR970031338A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US7430171B2 (en) 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
DE10035414A1 (de) * 2000-07-20 2002-02-07 Infineon Technologies Ag Integrierter Schaltkreis mit Referenzstromversorgung
US6861888B2 (en) * 2002-01-16 2005-03-01 Agilent Technologies, Inc. High-sensitivity differential data latch system
US8656178B2 (en) * 2002-04-18 2014-02-18 International Business Machines Corporation Method, system and program product for modifying content usage conditions during content distribution
JP4246965B2 (ja) * 2002-05-31 2009-04-02 株式会社日立製作所 半導体集積回路装置
US6798263B1 (en) * 2002-11-25 2004-09-28 Applied Micro Circuits Corporation Reset feature for a low voltage differential latch
DE10313332A1 (de) * 2003-03-25 2004-10-21 Infineon Technologies Ag Frequenzteiler-Anordnung mit Stromsignaleinpeisung
US7129750B2 (en) * 2003-07-30 2006-10-31 Stmicroelectronics Pvt. Ltd. CMOS to PECL voltage level converter
US7215170B1 (en) * 2003-09-16 2007-05-08 Cypress Semiconductor Corp. Low voltage logic circuit with set and/or reset functionality
JP4247181B2 (ja) * 2004-11-30 2009-04-02 富士通株式会社 サンプルホールド回路
US7474127B2 (en) * 2006-01-06 2009-01-06 Intel Corporation Signal converter
US7808274B2 (en) * 2007-12-28 2010-10-05 Semiconductor Components Industries, Llc Monolithically integrated multiplexer-translator-demultiplexer circuit and method
US8612469B2 (en) * 2008-02-21 2013-12-17 Globalenglish Corporation Network-accessible collaborative annotation tool
KR101105814B1 (ko) * 2010-06-04 2012-01-17 한국과학기술원 주파수 분주기
RU2699684C2 (ru) * 2016-01-12 2019-09-09 Дмитрий Александрович Баландин Низковольтный d-триггер с асинхронной установкой значения на основе эмиттерно-связанной логики

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61273012A (ja) * 1985-05-28 1986-12-03 Nec Ic Microcomput Syst Ltd フリツプフロツプ回路
JPH0775315B2 (ja) * 1985-07-19 1995-08-09 株式会社日立製作所 バッファ回路
US4791628A (en) * 1987-10-16 1988-12-13 American Telephone And Telegraph Company, At&T Bell Labs High-speed demultiplexer circuit
JPH0290627A (ja) * 1988-09-28 1990-03-30 Nec Corp 入力回路
JPH02130016A (ja) * 1988-11-09 1990-05-18 Fujitsu Ltd Ｅｃｌラッチ回路
JPH02192213A (ja) * 1989-01-20 1990-07-30 Hitachi Ltd 半導体集積回路装置
JPH0379121A (ja) * 1989-08-23 1991-04-04 Hitachi Ltd 半導体集積回路装置
US5047980A (en) * 1990-08-17 1991-09-10 Unisys Corporation BiCMOS memory having memory cells connected directly to address decoders
DE69124176T2 (de) * 1990-08-29 1997-07-10 Motorola Inc Logischer BICMOS Schaltkreis mit einem CML-Ausgang
US5311082A (en) * 1991-12-17 1994-05-10 National Semiconductor Corporation CMOS to ECL level translator
JP3138048B2 (ja) * 1992-02-27 2001-02-26 三洋電機株式会社 ラッチ回路
US5287016A (en) * 1992-04-01 1994-02-15 International Business Machines Corporation High-speed bipolar-field effect transistor (BI-FET) circuit
US5298810A (en) * 1992-09-11 1994-03-29 Cypress Semiconductor Corporation BiCMOS CMOS/ECL data multiplexer
DE4231178C2 (de) * 1992-09-17 1994-07-21 Siemens Ag Speicherelement
JPH06162782A (ja) * 1992-11-17 1994-06-10 Hitachi Ltd 半導体集積回路装置
JP3538442B2 (ja) * 1993-09-20 2004-06-14 富士通株式会社 レベル変換回路

Also Published As

Publication number Publication date
EP0777329A3 (en) 1997-06-11
EP0777329A2 (en) 1997-06-04
JPH09153593A (ja) 1997-06-10
US5850155A (en) 1998-12-15

Similar Documents

Publication Publication Date Title
KR970031338A (ko) 동일 ic 칩상에 형성된 cmos 블록에 의해 직접 제어가능한 bimos 로직회로(a bimos logic circuit directly controllable by a cmos block formed on same ic chip)
JP3118071B2 (ja) レベル変換回路
KR850006783A (ko) 스위칭 회로
KR890015425A (ko) 바이폴라 트랜지스터와 cmos 트랜지스터를 사용한 반도체 집적회로
KR940025179A (ko) 인터페이스 회로
US4291247A (en) Multistage logic circuit arrangement
KR910016077A (ko) 반도체집적회로
KR850008567A (ko) 반도체 집적회로
US6242957B1 (en) Master-slave type flip-flop
KR960012462A (ko) 반도체 집적 회로 및 그 제조 방법
KR860001643A (ko) 위상변경회로
EP0467352A2 (en) Multi-compatible input stage particularly for logic gates in integrated circuits
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
US6335639B1 (en) Non-monotonic dynamic exclusive-OR/NOR gate circuit
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR930005367A (ko) 잡음제거회로
KR100219052B1 (ko) 셋업/홀드 시간을 갖는 반도체 장치
US20040051575A1 (en) Flip flop, shift register, and operating method thereof
JP3018351B2 (ja) 半導体回路
KR890007286A (ko) 제어신호 출력회로
KR930007842Y1 (ko) Cmos 반도체 집적회로
JPH03106220A (ja) 信号レベル変換のための回路装置
ATE372604T1 (de) Schaltungselement
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
KR970055409A (ko) 매칭 딜레이 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application