KR970023855A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR970023855A
KR970023855A KR1019950036447A KR19950036447A KR970023855A KR 970023855 A KR970023855 A KR 970023855A KR 1019950036447 A KR1019950036447 A KR 1019950036447A KR 19950036447 A KR19950036447 A KR 19950036447A KR 970023855 A KR970023855 A KR 970023855A
Authority
KR
South Korea
Prior art keywords
film
forming
gate electrode
silicon substrate
oxide film
Prior art date
Application number
KR1019950036447A
Other languages
English (en)
Inventor
김윤기
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950036447A priority Critical patent/KR970023855A/ko
Publication of KR970023855A publication Critical patent/KR970023855A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

패드 폴리실리콘막의 제조방법에 관하여 개시한다. 본 발명은 셀어레이부와 주변회로부를 갖는 실리콘 기판에 게이트 산화막과 게이트전극을 순차적으로 형성하는 단계와, 상기 게이트전극 상에 캡핑용으로 제1산화막을 형성하는 단계와, 상기 기판의 전면에 제2산화막을 형성하는 단계와, 상기 셀어레이부에 형성된 상기 제2HTO막 및 게이트산화막을 식각하여 상기 게이트전극의 측벽에 스페이서의 형성과 기판을 노출하는 단계와, 상기 실리콘 기판이 노출된 부위에 선택적 패드폴리용(selective pad poly) 물질막을 성장시킨 후 패터닝하여 패드폴리실리콘막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다. 본 발명은 게이트전극 캡핑층으로 SiN막을 사용하고, 국부 오픈부위를 열산화 시켜 이를 선택적 패드폴리용 물질막 형성부위로 사용한다. 따라서 본 발명은 공정을 단순화할 수 있다.

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제9도 내지 제13도는 본 발명의 일예에 의한 반도체 장치의 제조방법을 도시한 단면도들이다.

Claims (2)

  1. 셀어레이부와 주변회로부를 갖는 실리콘 기판에 게이트 산화막과 게이트전극은 순차적으로 형성하는 단계 ; 상기 게이트전극 상에 캡핑용으로 제1산화막을 형성하는 단계; 상기 기판의 전면에 제2산화막을 형성하는 단계; 상기 셀어레이부에 형성된 상기 제2산화막 및 게이트산화막을 식각하여 상기 게이트전극의 측벽에 스페이서의 형성과 기판을 노출하는 단계 ; 및 상기 실리콘 기판이 노출된 부위에 선택적 페드폴리용(selective pad poly) 물질막을 성장시킨 후 패터닝하여 패드폴리실리콘막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 셀어레이부와 주변회로부를 갖는 실리콘 기판에 게이트 산화막과 게이트 전극은 순차적으로 형성하는 단계 ; 상기 게이트전극 상에 캡핑용으로 제1질화막을 형성하는 단계; 상기 기판의 전면에 제2질화막을 형성한후 식각하여 게이트전극 측벽에 스페이서를 형성하는 단계; 상기 제1질화막 및 스페이서에 의해 노출된 실리콘 기판의 표면을 열산화시켜 산화막을 형성하는 단계 ; 상기 산화막, 스페이서 및 제1질화막 상에 상기 셀어레이부를 오픈하는 포토레지스트 패턴을 형성하는 단계 ; 상기 포토레지스트 패턴을 마스크로 산화막을 식각하여 상기 실리콘 기판을 노출하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 실리콘 기판이 노출된 부위에 선택적 패드폴리용(selective pad poly) 물질막을 성장시킨 후 패터닝하여 패드폴리실리콘막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950036447A 1995-10-20 1995-10-20 반도체 장치의 제조방법 KR970023855A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950036447A KR970023855A (ko) 1995-10-20 1995-10-20 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036447A KR970023855A (ko) 1995-10-20 1995-10-20 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR970023855A true KR970023855A (ko) 1997-05-30

Family

ID=66584423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036447A KR970023855A (ko) 1995-10-20 1995-10-20 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR970023855A (ko)

Similar Documents

Publication Publication Date Title
KR970003796A (ko) 반도체 장치의 얼라인 키(align key) 패턴 형성방법
KR960015739A (ko) 반도체소자의 미세콘택 형성방법
KR970053384A (ko) 반도체장치의 소자분리 영역 형성방법
KR960012359A (ko) 실리콘 질화물의 에칭 방법
CN101436529B (zh) 半导体器件的制造方法
KR960005789A (ko) 반도체소자의 콘택홀 제조방법
KR970023855A (ko) 반도체 장치의 제조방법
KR100499634B1 (ko) 반도체 소자 제조 방법
KR930014995A (ko) 비휘발성 메모리의 제조방법
KR970030329A (ko) 반도체장치의 패드폴리 형성방법
KR970024226A (ko) 반도체 메모리소자의 스토리지 전극 형성방법
KR970024196A (ko) 불휘발성 메모리장치의 제조 방법
KR940008088A (ko) 반도체메모리장치의 제조방법
KR960043103A (ko) 반도체소자의 소자분리절연막 형성방법
KR970048928A (ko) 반도체장치의 미세패턴 형성방법
KR970053093A (ko) 반전층 드레인 트랜지스터 제조방법
KR960043239A (ko) 롬의 게이트전극 제조방법
KR970013348A (ko) 반도체장치의 커패시터 제조방법
KR970054330A (ko) 바이폴라 트랜지스터의 에미터 전극 형성방법
KR960039272A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR970053416A (ko) 반도체소자의 소자분리막 제조방법
KR960039355A (ko) 비휘발성 메모리 셀의 채널스톱영역 형성방법
KR970030326A (ko) 반도체 소자의 콘택홀 형성방법
KR970052397A (ko) 반도체 장치의 제조방법
KR970052317A (ko) 반도체 장치의 미세 접촉창 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid