KR970008616A - 불휘발성 반도체 메모리 장치 및 그 제조방법 - Google Patents

불휘발성 반도체 메모리 장치 및 그 제조방법 Download PDF

Info

Publication number
KR970008616A
KR970008616A KR1019950022939A KR19950022939A KR970008616A KR 970008616 A KR970008616 A KR 970008616A KR 1019950022939 A KR1019950022939 A KR 1019950022939A KR 19950022939 A KR19950022939 A KR 19950022939A KR 970008616 A KR970008616 A KR 970008616A
Authority
KR
South Korea
Prior art keywords
insulating film
gate
interlayer insulating
control gate
memory device
Prior art date
Application number
KR1019950022939A
Other languages
English (en)
Other versions
KR0170680B1 (ko
Inventor
박원호
오석영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950022939A priority Critical patent/KR0170680B1/ko
Publication of KR970008616A publication Critical patent/KR970008616A/ko
Application granted granted Critical
Publication of KR0170680B1 publication Critical patent/KR0170680B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)

Abstract

신규한 불휘발성 반도체 메모리장치 및 그 제조방법이 개시되어 있다. 제1도전형의 반도체기판 상에 절연막을 개재하여 부유게이트, 층간절연막 및 제어게이트가 수직 적층된 셀 트랜지스터가 형성된다. 상기 층간절연막을 게이트절연막으로 사용하고 제어게이트를 게이트로 사용하는 패스 트랜지스터가 셀트랜지스터에 인접한 영역에 형성된다. 제어게이트를사이에 둔 기판 표면에, 소오스/드레인으로 작용하는 제2도전형의 제1 및 제2불순물영역에 형성된다. 부유게이트 일측면 하부의, 제1 및 제2불순물영역 중의 어느 하나와 절연막 사이에 터널절연막이 형성된다. 터널절연막 하부에, 제1 및 제2불순물영역 중의 어느 하나에 접하는 제2도전형의 제3불순물영역이 형성된다. 단순화된 공정으로 과도소거에 의한 판독 오동작을 방지할 수 있다.

Description

불휘발성 반도체 메모리 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 의한 불휘발성 반도체 메모리장치의 레이아웃도, 제4A도 및 제4B도는 본 발명에 의한 불휘발성 반도체 메모리장치의 단면도들.

Claims (6)

  1. 제1도전형의 반도체기판 상에 절연막을 개재하여 부유게이트, 층간절연막 및 제어게이트가 수직 적층되어 이루어진 셀 트랜지스터; 상기 셀 트랜지스터에 인접한 기판 상에, 상기 층간절연막을 게이트절연막으로 사용하고 상기 제어게이트를 게이트로 사용하는 패스 트랜지스터; 상기 제어게이트를 사이에 두고 상기 기판 표면에 형성되며, 소오스/드레인으로 작용하는 제2도전형의 제1 및 제2불순물영역; 상기 부유게이트의 일측면 하부에서, 상기 제1및 제2불순물영역 중의 어느 하나와 상기 절연막 사이에 형성된 터널절연막; 및 상기 터널절연막 하부에서 상기 제1 및 제2불순물영역 중의 어느 하나에 접하여 형성된 제2도전형의 제3불순물영역을 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리장치.
  2. 제1항에 있어서, 상기 터널절연막은 상기 절연막의 두께보다 얇은 두꼐로서 형성된 것을 특징으로 하는 것을 특징으로 하는 불휘발성 반도체 메모리장치.
  3. 제1항에 있어서, 상기 층간절연막은 다층으로 형성하는 것을 특징으로 하는 불휘발성 반도체 메모리장치.
  4. 제1도전형의 반도체기판 상에 절연막을 형성하는 단계; 사진식각 공정으로 상기 절연막을 식각하고, 노출된 기판 표면에 제2도전형의 제1불순물을 주입하는 단계; 상기 노출된 기판 상에 터널절연막을 형성하는 단계; 상기 터널절연막이 형성된 결과물 상에 제1도전층을 형성하는 단계; 상기 제1도전층을 패터닝하여 부유게이트를 형성하는 단계; 상기 부유게이트 상에 층간절연막 및 제2도전층을 차례로 형성하는 단계; 상기 제2도전층 및 층간절연막을 패터닝하여 제2도전층으로 이루어진 제어게이트를 형성하는 단계; 및 제2도전형의 제2불순물을 주입하여 소오스 및 드레인을 형성하는 단계를 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리장치의 제조방법.
  5. 제4항에 있어서, 상기 터널절연막은 상기 절연막의 두께보다 얇은 두께로서 형성하는 것을 특징으로 하는 불휘발성 반도체 메모리장치의 제조방법.
  6. 제4항에 있어서, 상기 층간절연막은 다층으로 형성하는 것을 특징으로 하는 불휘발성 반도체 메모리장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950022939A 1995-07-28 1995-07-28 불휘발성 반도체 메모리장치의 제조방법 KR0170680B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950022939A KR0170680B1 (ko) 1995-07-28 1995-07-28 불휘발성 반도체 메모리장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950022939A KR0170680B1 (ko) 1995-07-28 1995-07-28 불휘발성 반도체 메모리장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970008616A true KR970008616A (ko) 1997-02-24
KR0170680B1 KR0170680B1 (ko) 1999-02-01

Family

ID=19422083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022939A KR0170680B1 (ko) 1995-07-28 1995-07-28 불휘발성 반도체 메모리장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0170680B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712089B1 (ko) * 1997-10-07 2007-05-02 가부시끼가이샤 히다치 세이사꾸쇼 반도체메모리장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712089B1 (ko) * 1997-10-07 2007-05-02 가부시끼가이샤 히다치 세이사꾸쇼 반도체메모리장치 및 그 제조방법
KR100712087B1 (ko) * 1997-10-07 2008-01-22 가부시끼가이샤 히다치 세이사꾸쇼 반도체메모리장치및그제조방법

Also Published As

Publication number Publication date
KR0170680B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
KR930011232A (ko) 불휘발성 반도체메모리장치 및 그 제조방법
KR910015056A (ko) 반도체 집적회로장치 및 그 제조방법
KR920022372A (ko) 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
KR920001753A (ko) 종형 mos 트랜지스터와 그 제조 방법
KR970071090A (ko) 액티브 매트릭스 기판 및 그 제조 방법
KR950034731A (ko) 비휘발성 반도체 메모리장치의 제조방법
KR970003831A (ko) 필드 산화물에 의해 절연된 다른 전도형 반도체 영역을 가진 반도체 장치 및 그 제조 방법
TW346656B (en) Semiconductor memory and its manufacture
KR970013339A (ko) 비휘발성 반도체 메모리와 그 제조방법
KR910020740A (ko) 반도체기억장치
KR920017249A (ko) 스택형 캐패시터를 구비하는 반도체 메모리 장치
KR970008616A (ko) 불휘발성 반도체 메모리 장치 및 그 제조방법
KR910019240A (ko) 반도체기억장치 및 그 제조방법
JP2003037251A5 (ko)
KR900007118A (ko) 불휘발성 반도체기억장치 및 그 제조방법
KR930011246A (ko) 반도체장치 및 그 제조방법
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법
KR920015539A (ko) 싱글 폴리 이이피롬 셀 및 그 제조방법
KR960032585A (ko) 반도체장치 및 그의 제조방법
KR970018622A (ko) 불 휘발성 메모리장치 및 그 제조방법
KR960026900A (ko) 가상 접지 eprom 셀 구조를 갖는 비휘발성 반도체 기억 장치 및 그 제조 방법
KR940022796A (ko) 트랜지스터 격리방법
KR950026036A (ko) 반도체소자 및 그 제조방법
KR950007163A (ko) Mos 트랜지스터를 가지는 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee