KR970005142B1 - 반도체 소자 제조 공정 - Google Patents

반도체 소자 제조 공정 Download PDF

Info

Publication number
KR970005142B1
KR970005142B1 KR1019900005861A KR900005861A KR970005142B1 KR 970005142 B1 KR970005142 B1 KR 970005142B1 KR 1019900005861 A KR1019900005861 A KR 1019900005861A KR 900005861 A KR900005861 A KR 900005861A KR 970005142 B1 KR970005142 B1 KR 970005142B1
Authority
KR
South Korea
Prior art keywords
gel
temperature
dehydration
glass
silica
Prior art date
Application number
KR1019900005861A
Other languages
English (en)
Other versions
KR900019174A (ko
Inventor
앤 프레밍 데브라
윌프레드 죤슨 2세 데이빗
신가 쇼바
그랜드 지.반 위테르트 리
제이.지드직 죠지
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
오레그 이.앨버
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 오레그 이.앨버 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR900019174A publication Critical patent/KR900019174A/ko
Application granted granted Critical
Publication of KR970005142B1 publication Critical patent/KR970005142B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/133—Reflow oxides and glasses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/902—Capping layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Glass Compositions (AREA)
  • Formation Of Insulating Films (AREA)
  • Glass Melting And Manufacturing (AREA)

Abstract

내용없음.

Description

반도체 소자 제조 공정
제1도는 샘플 양단의 인 분포(phosphorus distribution)의 측정으로서. mm 단위로 X-선 형광 대 위치(건조된 겔 샘플 양단의 직경 거리)에 의해 측정된
Figure kpo00001
의 상대 강도 도시도.
제2도는 급속히 건조된 겔 바다의 불균일 인 분포를 입증하는 에너지 분산 X-선 분석 스펙트럼 도시도.
제3a 내지 3d도는 상이한 처리 조건으로 소결된 P2O5가 도핑된 SiO2의 샘플의 회화적 비교 도시도.
기술분야
본 발명은 포스토실리케이트 유리(phosphosilicate glass)를 사용하여 반도체 소자를 제조하는 공정에 관한 것이다.
발명의 배경
반도체 소자의 제조에는 종종 표면 보호 및 패턴 묘사를 위해 표면층을 캐핑하거나 또는 캡슐봉하는 공정이 필요하다. 이러한 표면층은 제조동안만이 아니라 완성된 소자에 대해서도 유용하다.
기준에 의해 본원에 통합된 D.T.Ekholm씨등에게 1988년 3월 15일자로 허여된 미국 특허 제4,731,293 GaAs 및 InP와 GaAs 및 InP에 격자정합된 화합물 반도체와같이, III-V 및 II-VI 화합물 반도체로 조성된 소자를 포함하는 반도체 소자의 제조에 있어 포스포실리케이트 유리(phosphosilicate glass;PSG)이 사용이 설명되어 있다.
상기 PSG가 적어도 60몰%의 실리카(silica)와 25몰%까지의 P2O5를 포함하고 1% 이하이어야 양호한. B2O3, 희토류 산화물(R2O3)등과 같은 다른 성분을 10몰%까지 포함할 수도 있다. 상기 PSG가 e-빔 침착(e-beam deposition) 및 스퍼터링(sputtering)을 포함한 입자-빔 침착에 의해 상기 반도체상에 침착된다. 상기 e-빔 침착에 의해 상기 포스포실리케이트 유리가 침착되어지는 상기 반도체의 표면이 보다 적게 손상될것이고 상기 반도체 표면의 오염이 방지된다. 입자 빔 침착에 유용하기 위해, 상기 유리는 조성이 균일해야하며, 비결정질이고 투명해야 한다.
앞서 언급된 미국 특허 제4,731,293호에 기술된 바와 같이, e-빔 침착용 PSG 대상을 준비하는 종래 기술의 절차는 성분 산화물을 반응시키기 위해 열처리된 건조한 불활성 대기에서 재료를 건조 분쇄(dry milling)시키켜, 유리를 균일하게하고, 습기 및/또는 기포(bubble)를 제거하는 것을 포함한다.
상기 열처리는 산소를 포함한 대기에서 분쇄된 혼합물 재료를 1300와 1500℃ 사이의 온도로 5일동안 가열시키고, 이로인해 얻어진 유리를 1850±50℃로 5일동안 예를 들어 알곤(argon)과 같은 불활성 대기에서 가열시키는 것을 포함한다.
상기 절차는 매우 값비싸고 에너지 및 시간을 소모시킨다. 게다가, 고온 가열동안, 최초 재료에 존재하는 약간의 인이 손실된다. 예를 들어, 12몰% P2O5를 포함하는 원재료는 약 1O몰% P2O5를 가진 최종 유리를 산출할 수도 있다. 상기는 1 내지 15몰% P2O5와같이, 낮은 P2O5함량을 가진 PSG를 얻기에는 어렵다. 그러므로, 고온에서 가열이 길어지는 단점을 극복한 공정에 의해 PSG 대상을 생성하는 것이 바람직하다.
발명의 개요
본 발명은 반도체 소자, 특허, III-V 및 II-VI 화합물 반도체를 포함하는 소자를 제조하는 공정으로, 상기 소자는 캡 또는 캡슐로서 사용하기 위한 포스포실리케이트 유리(PSG)의 제조를 포함한다. 유효한 캡슐 및 확산장법으로서 작용하는 상기 PSG는 에벌런시 광전다이오드(avalanche photodiode)와 같이, 임시로 또는 영구히 캡핑하거나 또는 캡슐봉하는데 필요한 반도체 소자의 제조시에 특히 유용하다. 상기 공정은 입자 빔 침착 절차에 의한 반도체 표면상의 침전에 사용하기 위한 상기 PSG의 제조를 포함한다.
본 발명에 따라, 상기 PSG의 제조는 콜로이드 졸-겔 방법과, 1200℃ 이하의 온도에서 고형화(densification) 및, 종래의 용융 제조에 필요한 처리시간보다 훨씬 더 짧은 처리 시간을 포함한다. 상기 본 발명의 제조는 50에서 400m2/g까지의 범위내의 표면적을 가진 혼합 발열 실리카(mixing fumed silica)와 졸을 형성하기 위한 물 및 인산을 포함한다. 상기 졸이 겔로 되며, 실온과 같은 저온에서 건조되고, 그후에 탈수및 소결(sintering)시키기에 충분한 온도 및 시간간격으로 다수의 열처리에 노출된다. 상기 건조된 겔형태는 시간당 300℃와 같이, 시간당 100℃보다 더 큰 비교적 신속한 속도로 희망 탈수 온도에 도달할때까지 가열된다. 통상, 탈수는 400℃ 이상, 되도록 500 내지 700℃의 범위내의 온도에서 실현되며, 10분에서 3시간까지의 시간 기간동안에 행해진다. 소결은 통상 600 내지 1200℃되도록 1000℃에서 1200℃까지의 온도 범위내에서 이루어져, 큰 표면을 가진 실리카를 함유하게 형성된 겔은 상기 온도 범위내의 보다 낮은 온도에서 소결된다. 탈수 온도에서 최적 피크 소결 온도까지 시간당 100℃에서 180℃까지의 범위내의 가열 속도에 의해 양호한 결과가 산출된다. 상기 소결 온도가 도달된후, 유리 생성물은 결정화를 방지하기에 충분하리만큼 신속히 냉각된다. 상기 탈수 및 소결은 예를 들어, 헬륨과 같은 불활성 가스 대기내에서 처리된다. Cl2,SiF4,플루오로카본(fluorocabon), 클로로플루오르카본(chlorofluorocarbon) 및 CCl4와같은 가스는 건조된 겔의 구멍(pore)으로부터 수분 및 불순물의 제거를 용이하게하기 위해 적어도 탈수동안만이라도 포함될 수도 있다. 본 발명의 공정에 의해 제조된 유리에 의해 구멍이 없고, 균일한 조성을 가진 투명한 대상이 산출된다.
상세한 설명
본 발명은 이하 본원에 기술된 바와같은 특정 절차에 의해 제조된 균일한 조성 범위내의 P2O5를 포함하는 포스포실리케이트 유리(PSG)가 앞서 언급된 미국 특허 제4,731,293호에 기술된 바와같은 종래의 용융절차에 의해 제조된 PSG 대신에 반도체 소자의 제조에 효과적으로 사용될 수도 있다는 발견에 그 근거를 둔다.
반도체 소자의 제조시에 이온-주입은 통상 필요한 불순물을 얻기 위해 사용된다. 상기 주입 공정에 의해 반드시 제거되야 하는 격자에 손상이 초래된다. 고온(예를 들어, InP에 대해선 700 내지 800℃ 사이와 GaAs에 대해선 800 내지 1000℃ 사이)에서의 주입후의 어니얼링(post-implant annealing)은 상기 손상된 격자를 재건하고 상기 주입된 종을 활성화시킨다. 그러나, InP, GaAs와 같은 III-V 화합물 반도체와, InGaAs, InGaAsP, AlInAs AlInAsP 및 다른 종류와 같이, InP와 GaAs에 매칭된 화합물 반도체 격자를 상기온도까지 가열하므로 인해 P 또는 As의 휘발로인한 표면의 심각한 저하가 초래된다. 그러므로, 이러한 분해를 제거하기 위해 상기 반도체의 적어도 상기 주입된 표면을 캠 또는 캡슐로 봉하는 것이 유용하다. 캠팽(캡슐봉하는) 재료가 고온에서 안정하고 반도체와 반응하지 않거나 또는 반도체내로 확산되지 않아야 한다는 것이 중요하다.
PSG코팅은 통상 집적회로의 제조동안 장벽 또는 캡슐봉하는 층으로서, 또는 특히 III-V 화합물 반도체를 포함하는 소자상의 페시베이팅(passivating)층으로서 양호한 특성을 갖는다. 화학적 증기 침착(Chemical Vapor Deposition; CVD)에 의한 PSG의 적용은 유공성(Porosity) 및 P 조성제어 문제로 인해 항상 만족한 결과를 이끌어내지 못했다. 또한편, GaAs 및 InP와 같은 Si가 주입된 III-V 화합물 반도체의 급속한 열 어닐(rapid thermal anneal)과 집적 회로 및 애벌런시 광전다이오드의 제조시에 캡슐로 보호하기 위해 사용되는 PSG의 e-빔 증착이 계속해서 사용되어 왔다.
대상의 제조 및 PSG의 조성은 본 발명의 실행시 가장 중요하다. 침착된 유리막의 화학적 및 물리적 특성이 대상 재료의 원자 구조에 좌우되기 때문에, 상기 대상 재료에 인 및 실리카의 균일한 분포를 이루는 것이 매우 유리하다. 특히, 전자빔 침착은 상기 반도체의 표면 전체에 균일한 침착을 이루기 위해 무공성 대상 재료의 사용을 필요로 한다. 또한 상기 유리가 무정형 구조, 즉 비결정질인 것이 크게 바람직하다.
e- 빔 침착을 위해 고순도이며, 구멍이 없는 PSG 대상은 현재는 예를들어, 미국 특허 제4,731,293호에 설명된 바와같은 종래의 용융에 의해 제조된다. 상기 종래의 방법은 장기간동안 높은 온도에서 조성된 균일용융으로의 원재료의 변환을 필요로 한다. 비록 상기 방법이 유용하다 하더라도, 이는 매우 값비싸고 에너지 및 시간 소모가 크며, 고온 가열동안 얼마간의 인이 손실을 초래할 수도 있다. 상기 단점을 극복하기위해서, 다양한 P2O5함량(특히 1에서 15몰%까지의 범위)내의 유리를 제조하는 새로운 기술이 고안되었다. 이것이 종래의 처리에 비해 특유의 잇점을 갖는다.
본 발명은 1985년에 세라믹 블레틴(Ceramic Bulletin) 출판사에 의해 출판된 명칭이 세라믹 및 유리의 졸-겔 처리(Sol-Gel Processing of Ceramics and Glass)인 제64권 제12호의 제1597 내지 1602페이지에 발명가 데이빗 더블유, 죤슨 2세(David W. Johnson,Jr)에 의해 발표된 논문에 기술된 졸-겔 개념을 이용한다. 상기 논문은 광 도파로 프로폼(optical waveguide proforms)의 제조시에 사용하기 위한 튜빙(tubing)과 같이, SiO2유리를 형성하는 공정을 기술한다. 상기 공정은 물에 발연 실리카의 콜로이드형태의 졸을 제조하는 단계와, 상기 졸을 겔시키는 단계와, 건조시키는 단계와, 탈수시키는 단계 및 1300 내지 1500℃ 의온도에서 소결하는 단계를 포함한다. 그러나, 상기 논문은 콜로이드형태의 졸-겔에 불순물의 균일한 부가가 어렵고 소결후 포획되지 않은 구멍을 생성할 수도 있음을 교시한다.
본 발명은 필요이상의 고온을 사용치 않고도 1200℃ 이하의 온도에서 반도체 표면상에 e-빔 침착에적합한 균일함, 투명하며, 구멍이 없는 포스포실리케이트 유리를 산출하기 위해 졸-겔 기술을 사용하여 P2O5함량을 변화시키는 포스포실리케이트 유리의 제조를 포함한다. 유리 대상 제조에 사용된 종래의 용융절차에 비해 본 발명의 잇점은 상기 졸-겔 기술에 의해 휘발을 통한 인의 상당한 손실이 없어도 저가의 원재료에 대하여 신속한 저온처리가 가능하다는 점이다. 건조된 겔의 표면적이 크기때문에 높은반응성이 획득되어 이에의해 저온 고밀도화가 가능하다. 따라서, 상기 공정이 신속하고 인의 휘발이 최소화된다. 또한, 고밀도화에 앞서, 겔이 약 50 내지 80% 다공질이기 때문에, 헬륨과 같은 불활성 가스와 Cl2, SiF4, 플루오로카본, 클로로플루오로카본 및 CCl4와 같은 가스를 포함한 대기에서 고밀도화되므로 매우 고순도가 획득될 수 있다. 상기 조건하에서, 임의의 포확되지 않은 물가 대부분의 전이 금속 불순물은 휘발성 염화물로서 제거된다. 통상, PSG 대상을 제조하는 전체 공정은 종래의 기술인 용융 공정에 비하여 신속하고 저렴하다.
본 발명의 제조 절차는 다공질 포스포실리케이트 겔을 형성하기 위해, 콜로이드 형태의 실리카를 물 및 수성 인산과 혼합하는 단계를 포함하는데,(만약 원한다면) 정형화시키고 건조시킨후에 가열된다. 겔 형성의 건조 속도 및 소결 조건 둘다를 제어하므로, 구멍이 없고, 균일한 유리가 신속히 제조될 수 있다.
인산(phosphoric acid)'이란 용어는 여러 종류가 예측된다.
따라서, 예를 들어, H3PO3, H3PO2, H4P2O5와 같은 다양한 종류의 인산외에도, H3PO4, H4P2O7, HPO3, H4P2O6와 같은 화합물이 포함된다. 물론, 오르토 인산(orthophosphoric acid H3PO4)이 양호이다.
대상 제조시의 초기 단계는 중량의 20 내지 55%의 범위내의 실리카를 포함하는 졸을 형성하기 위해 전단 분쇄기(shear blender)를 사용하여, 3중 증류수(triply-distilled water)와 같은 증류수에 상업적으로 입수가능한 발연 SiO2를 분산시키는 것이다. 예를 들어, 70중량%를 초과하는 과도한 량의 물의 부가는 겔화하기 어려운 졸을 초래할 수도 있고 이에의해, 건조에 의해 얼마간의 인을 손실하고도 건조 및 탈수 시간의확대를 초래할 것이다. 또한편, 물에 실리카를 그리고 졸에 인산을 충분히 분산시키기에는 불충분한 예를들어, 20중량%의 물의 량을 부가는 균일한 졸을 얻는데 어려움을 초래할 수도 있다. 상기 물은 결과로서 발생한 PSG로 캡되거나 또는 캡슐봉된 반도체 표면에 불리하게 악영향을 미칠 수 있는 불필요한 이은의 존재를 감소시키기 위해 3배로 증류된다. 시약급 인산 수용액(reagent grade aqueous phoshoric acid; 85중량% H3PO4)은 상기 결과로서 발생한 PSG에 희망 비율은 P2O5를 포함하는 졸을 형성하기 위해 적당한 량으로 부가된다. 그후에, 희망 졸은 막대 또는 웨이퍼와같은 적함한 형태로 구조되며, 주형으로부터 제거되며 14일까지, 되도록 3일 이하동안 대기 또는 고습도 조건에서 건조된다. 주소하는 대신에, 상기 졸이 겔되고 건조되게 대형 용기로 흘러들어갈 수도 있다. 이로인해 수밀리미터에서 수센티미터의 크기의 건조된 겔조각이 얻어진다.
본 발명의 실행에 있어서, 50에서 400m2/g에 걸친 입자 표면적을 가진 발연 실리카가 사용될 수도 있다.약 300 내지 400m2/g과 같이, 더 큰 표면적을 가진 실리카로 형성된 겔은 더 큰 량의 인(예를 들어, 10 내지 15몰%인)을 흡수할 수 있는 능력을 갖는다.
그러나, 약 200m2/g와 같이, 적은 표면적 재료는 상기 재료가 보다 고밀도의 겔을 형성하기 때문에 양호하다. 또한, 약 200m2/g과 같이, 150 내지 250m2/g의 표면적을 가진 실리카를 용이하게 얻어지며, 취급하기 쉽고 내포하기 용이하다.
콜로이드 형태의 SiO2를 포함하는 P2O5는 임의의 적당한 혼합방법으로 준비될 수도 있다. 2가지 혼합 방식이 특히 편리하다는 것이 발견되었다. 두 방식에서, 우선적으로 건조되고 그후 이하 본원에 설명될 가열절차에 따를시에, e-빔 침착에 적합한 유리 대상이 얻어진다.
재분산 방식이라 명명될 수 있는 한 방식에 있어서, 약 200m2/g과 같이, 150 내지 250m2/g의 표면적을 가진 상업적으로 입수가능한 발연 SiO2가 3중 증류수에 전단 혼합기를 분산되어, 28 내지 32중량% SiO2가 얻어진다. 상기 졸은 실온 내지 175℃ 온도 범위로, 되도록 150℃로 유지된 챔버에서 건조되어, 수밀리미터 내지 수센티미터 크기의 건조된 겔의 조각을 산출한다,
상기 건조된 집합체가 물에 재분산되어, 중량의 30 내지 50%, 되도록 중량의 약 37% SiO2농도가 얻어진다. 짧은 혼합 주기(예를 들어, 4 대략 2분)후에, 시약급 인산 수용액(reagent grade aqueous phosphoric acid; 85중량% H3PO4)이 상기 졸에 부가되고 혼합된다. 상기 졸의 또다른 마멸(attrition)은 24시간동안 SiO2볼을 가진 보로실리케이트 반응용기(borosilicate jars)에 볼 혼합하므로 이루어진다. 그후에, 상기 재분산된졸은 희망 형태의 주형(또는 주형들)으로 주소되며, 겔되어지며, 주형으로부터 제거되고 14일까지, 되도록 3일 이하동안 대기 또는 고습도 조건하에서 건조된다. 대안으로, 상기 졸이 겔되어 건조되게 대형 용기로 홀러들어갈 수도 있으며, 이하 설명된 바와 같이 처리될시에 건조된 겔 조각을 형성하며, e-빔 대상으로서사용될 수도 있다.
또다른 방식에 있어서, 겔은 H3PO4용액이 부가된 물에 발연 SiO2를 1회 분산시키므로 제조된다. 상기 방식에서, 약 200m2/g과 같이, 150 내지 250m2/g의 표면을 가진 상업적으로 입수 가능한 발열 SiO2가 3중증류수에 진단 혼합기를 사용하여 분산되어, 중량으로 30 내지 50% SiO2되도록 중량으로 약 37% SiO2를포함하는 혼합체를 생성한다. 짧은 혼합주기(예를들어, 대략 2분) 후에, 시약급 인산 수용액(85중량% H3PO4)이 SiO2의 량에 따라 1 내지 12몰% P2O5를 가진 졸을 산출하기 위해서 상기 혼합체에 부가되고 그 혼합체는 상기 졸의 완전한 분산을 야기시키기에 충분한 짧은 시간 동안 혼합된다. 그후에, 상기 분산된 졸은 희망 형태의 주형으로 주소(또는 용기에 흘러들어감)되며, 겔되며, 주형으로부터 제거되고 14일까지, 되도록 3일 이하동안 대기 또는 고습도 조건하에서 건조된다. 상기 졸은 혼합기로부터 직접 주소되고 볼 분쇄되어질 필요가 없다. 상기 방식은 볼 분쇄의 필요성이 제거되어, 처리를 단순화하고 보다 짧게 한다. 이것은 중요한데, 만약 유리가 시판용으로 제조되었다면 특히 중요하다. 주조 형태 대신에 조각 형태의 건조된 겔이 재분산 방식에서와 동일한 방식으로 형성될 수도 있다.
건조된 겔 막대 양단의 상대적인 인 분포는 X-선 형광(X-ray flluorescence)에 의해 측정된다. 주조겔을 느리게 건조하는 것의 중요성이 도면중 제1도 및 제2도와 관련하여 이하본원에 설명된다.
제1도는 20몰% P2O6로 도핑된 직경이 약 15mm인 건조된 겔막대의 단편 양단의 직경 방향의 상대적인 인 분포를 도시한다. X-선 형광 스펙트로미터(X-ray fluorescence spectrometer)가 상기 측정에 사용된다. 상기 인 분포의 분석은 1mm 단계로 0.75mm X-선 빔을 사용하여 시료 양단에 주사하므로 수행된다.
제1도는 위치(샘플 양단의 인 분포의 측정으로서 mm 단위로 건조된 겔 샘플 양단의 직경방향의 거리)에 대해서, X-선 형광에 의해 측정된 실리콘의 형광 강도(Isi)에 대한 인의 형광강도(Ip)를 도시한다. 상기 샘플은 대기중에 건조되었으며, 비교적 다량의 P2O5를 포함한 샘플에서조차도 균일한 이 분포가 얻어질 수 있음을 도시한다.
균일성에 대한 한 설명은 상기 인이 실리카에 대해 비상하게 반응하여 표면에 결합된다는 것이다. 충분한 량의 인산이 용액에 이용가능하게 제공된다면. 상기 실리카 표면상의 각 실리콘 원자에 대하여 하나의 인산 분자까지도 흡수될 수도 있다. 통상, 습윤 도핑된 실리카 겔 바다의 내부로부터 산란되어 농도 변화를 감소시키는 경향이 있다. 그러나, 인산 용액의 경우엔 SiO2에 대한 인의 친화력과, 대기에서의 느린 건조로 인한 용액으로부터의 결정화의 부족 및, 물에 인산의 고용해도로 인한 용액의 고점도는 표면으로의 인의 이동을 감소시키고 건조된 SiO2겔에 인의 균일한 도핑을 허용한다.
비교를 위해 제2도는 박스형 로에서 급속히 건조되는 겔 막대의 직경 양단의 상대적인 인 분포를 도시한다. 상기 샘플을 3시간동안 100℃에서 가열되어진 후 수시간동안 100℃로 유지된다. 대기 조건하에서 건조되었던 샘플과는 달리, 상기 샘플은 불균일한 인 분포를 나타내는데, 인의 다수가 상기 샘플의 에지에 집중된다. 고온에서 상기 겔의 표면으로부터의 물의 급속한 감소로인해, 상기 샘플 양단의 물의 급박한 농도 변화가 초래된다. 중심으로부터 표면으로의 물의 확산은 인 이온, 되도록 인산염을 상기 확산과 함께 이동시킨다. 표면에서의 인산염의 농도는 상기 인산염의 용해도를 초과하고 이를 재분포시키기 위해 역방향-확산에 앞서 결정화된다.
그후에, 균일적이며, 건조된 겔 바디는 입자 빔 침착용 대상으로서 적합한 투명한, 무정형 유리 바디를 얻기 위해 발연된다. 도핑된 클로이드 형태의 겔은 최종 고밀도화 단계동안 고온에서 결정화하는 경향이 있고, 고온에서의 휘발성을 고려하여 고밀도화(소결)동안의 주요한 장애는 유리질 제거이다. 상기 유리질제거는 결정화를 피하기 위해 더 높은 온도까지 신속히 가열되는 것을 방해한다. 따라서, 구멍이 없는 유리로의 겔의 성공적인 변화은 고밀도화와 결정화간의 상기 경쟁을 제어하는데 좌우된다.
상기 방해를 극복하기 위해, 탈수 및 소결의 가열 단계가 분리 상태로 실행되었다. 탈수는 건조된 겔로부터 미량의 물을 제거하는 반면에 소결은 열의 부가로 구멍을 붕괴시키므로 겔을 유리로 고화시킨다. 탈수는 적어도 2가지 이유로 인해 중요한 처리 단계인데; 첫째로, 소결에 앞서 제거되지 않았다면, 겔에 포획된 어떠한 물이라도 소결할시에 유리에 기포를 형성시킬 수 있을 것이고, 둘째로 유리에 남아있는 물은 상기 유리가 침착되는 장치의 전기적 광학적 특성에 악영향을 미칠 것이다.
건조된 겔 샘플은 대기 가스에 의한 오염을 방지하기 위해 직경이 5cm(2인치)인 단단하게 봉합된 실리카 머플 튜브(5)에서 가열된다. 가열은 불활성 가스와, 하나이상의 Cl2, SiF4, 플루오로카본,클로로플루오로카본 또는 CCl4를 포함한 기체 대기를 흐르는 중에 행해진다. 가열에 앞서, 상기 건조된 겔은 약 50 내지 80% 다공성이다. 상기 불화성 가스는 겔로부터 물과 불순물의 제거를 돕기 위해서 그 분자가 상기 겔의 구멍을 통해 통과하기에 충분만큼 적어야 한다는 전제하에 선택된다. 헬륨은 이러한 불활성 가스의 하나로서 적합하다. 실시예에선, 헬륨은 가열 전체(탈수 및 소결)에 걸쳐 약 1리터/분 정도로 유입된다. 적어도 탈수단계, SiF4및 C12는 각기 약 30cc/분 및 약 100cc/분의 속도로 부가된다. 염소 또는 염소를 포함한 가스가겔로부터 물을 제거하기 위해 부가된다. 상기 염소가 물과 반응하여 HCl 가스를 형성하고, 이것을 헬륨과 함께 구멍으로부터 운송된다. 게다가, 임의의 전이 금속 불순물을 휘발성 염화물로서 제거된다.
탈수는 실온이상의 온도, 통상 400℃ 이상 및 약 800℃ 이하의 온도에서 실행된다. 후자의 한계는 최종적인 가스 조성을 변경시킬 수 있는 P2O5의 증발 또는 Cl2와의 반응을 회피하기 위해 선택된다. 통상, 겔은 500 내지 700℃의 범위, 되도록 약 600 내지 650℃의 탈수 온도까지 시간당 약 300℃와 같이 같이 시간당 100℃보다 더 큰 속도로 가열되고 상기 흐르는 기체 대기에서 10분 내지 3시간, 되도록 약 2시간동안 탈수된다. 비록 종종 충분하다할지라도, 10분보다 짧은 시간이 항상 탈수를 보장하지는 않는다. 3시간 보다 더긴 시간은 통상 시간 및 에너지의 낭비하고 얼마간의 인의 손실을 초래할 수도 있다.
그후에 탈수된 겔 바디가 소결된다. 최적 소결 조건은 온도 및 시간 둘다에 좌우되며, 본 발명을 실시하기 위한 온도 범위도 또한 최초의 실리카 표면적에 좌우된다. 소결하기 위한 추진력이 표면 에너지의 감소이며 따라서 고 표면적 재료가 저온에서 소결될 것이다. 통상, 실리카 표면적에 따라, 900℃와 1200℃간의 소결이 겔 구멍을 충분히 붕괴시켜, 적당한 소결조건하에서 투명한 유리로 소결될 균일하며, 구멍이 없는 유리를 산출할 것이다.
예를들어, 약 200m2/g의 표면적을 구비하고 5 내지 7몰% P2O5를 포함하는 실리카를 갖는 생성된 겔의 경우, 최적 소결 온도는 1000 내지 1200℃의 범위내에 있다. 약 1000℃ 이하에서는, 기 건조된 겔은 완전히 소결하지 못할 것이며; 샘플은 부분적으로 불투명할 것이다. 약 1200℃ 이상에서는 고온으로 인해 인이 기화되기 때문에 기포가 유리에 형성되어 상기 유리에 포확되는 경향이 있다. 상이한 표면적과 상이한 P2O5함량을 가진 실리카로 생성된 겔에 대해 적합한 최적 온도 범위는 시행착오에 의해 선택될 수도 있다.
구멍이 없으며, 비결정 유리로의 실리카 겔의 변환은 탈수 온도에서 일정 속도로 피크 소결 온도로의 가열과 적합한 전체 가열 시간내의 기간동안 상기 온도로의 유지를 필요로 한다. 본 발명을 실행하는 양호한 방법은 시간당 100 내지 180℃, 되도록 시간당 130 내지 150℃의 비율로, 약 200m2/g의 표면적을 가진 실리카로 생성된 탈수된 포스포실리케이트 겔을 1050과 1200℃간의 최척 피크 소결 온도로 가열하는 것이다.일단 소결 온도가 도달되면, 샘플은 되도록 30초 이하동안 상기 온도에서 유지된후 결정형성을 방지하기 위해 신속히 냉각된다.(예를 들어, 로를 냉각).
시간당 100 내지 180℃의 제안된 범위보다 더 높은 예를들어, 시간당 300℃의 가열 속도 및 시간당 600℃와 같이 더 높은 가열속도는 겔을 완전히 소결시키기에는 너무 빠르다는 것을 입증한다. 상기 샘플의 일부는 잔존된 다공성으로 인하여 불투명하게 보일 것이다. 역으로, 느린 가열 및 침투(soak; 예를 들어, 샘플을 약 15분 이상동안 피크 소결 온도로 유지)는 소결된 유리가 결정화하기 시작하게 한다. 구멍이 없는 비결정질 유리를 초래하는 협소한 발열 조건의 범위가 존재한다는 것이 명백하다. 상기 조건은 최초의 실리카의 표면적, 겔내의 P2O5의 백분비 및 단순한 시행착오에 의해 결정된 다른 조건을 포함하는 각각의 상황에 대해 결정될 수도 있다.
소결후, 불투명한 샘플은 불투명이 결정화 또는 다공성이 기인한다는 것을 결정하기 위해 X-선 회절에 의해 검사된다. 그후에 비결정질 샘플은 주사 전자 마이크로스코프(Scanning Electron Microscope; SEM)로 검사된다. 소결된 표본 양단의 인 농도는 X-선의 에너지 분산 분석(Energy Dispersive Analysis of X-ray; EDAX)에 의해 조사된다. 소결된 표면은 상기 표본의 장축에 수직하게 절단되고 연마된다. OH-함량은 퍼킨-엘머 적외선 스펙트로미터(Perkin-Elmer infrared spectrometer)를 사용하여 기본적인 2.7 mm흡수 피크를 측정하므로 결정된다.
제3도는 대략 10몰% P2O5를 포함하는 3개의 샘플(A,C 및 D)와 대략 5몰% P2O5포함하는 한 샘플(B)에 대한 소수의 소결 조건의 효과를 도시한다. 모든 이들 샘플은 볼륨으로 8.5% Cl2, 2.5% SiF4및 89% He를 용적으로서 포함하는 흐르는 대기에서 2시간동안 약 650℃로 탈수된다. 상기 처리에 의해 적외선 스펙트로스코프에 의해 측정될시에 OH-농도가 0.07ppm이하로 감소된다.
샘플 A는 약 146℃/hr의 속도로 탈수 온도에서 1125℃까지 가열된후 로를 냉각한다. 이에 의해 최적 소결 조건이 얻어진다는 것이 발견되었고 반투명이 있다. 단지 5몰% P2O5가 포함된 샘플(B)은 샘플(A)과 유사한 조건하에서 가열되고 투명하며, 구멍이 없는 유리로 소결된다.
이에 비해, 600℃/hr의 비율로 탈수 온도에서 1200℃까지 가열되는 샘플(C)은 상기 샘플의 이론적 밀도에 도달되지 못한다. 비록 상기 샘플이 아무런 결정화의 징후도 보이지 않는다하더라도, 상기 샘플의 중심부는 잔존된 다공성으로 인해 불투명한 반면에, 외부 에지가 투명하나 기포가 포함된다. 상기 기포는 인 증발로 인한 것이다. 상기는 상기 절차가 고밀도화를 허용하기에는 너무 빠르고, 온도도 건조된 겔에 존재하는 모든 인을 유지시키기에는 너무 높다는 것을 나타낸다. 탈수 단계에서 133℃/hr의 속도로 1050℃까지 가열되고 15분 동안 상기 온도에서 유지되는 샘플(D)도 또한 불투명한 코어 및 유리질 표면을 나타낸다.
샘플(C)과는 달리, 상기 샘플의 불투명성은 X-선 회절에 의해 확인된 바와 같이, 더 느린 가열 및 침투동안 발생되는 결정화로 인한 것이다.
6몰% P2O5와94몰% SiO2를 포함하는 PSG 대상의 제조에 대한 특징의 설명예가 이하에 주어진다. 상기예의 조건은 상이한 상기량의 P2O5를 포함하는 대상을 제조하기 위해 쉽게 변경될 수도 있다. 예를 들어,표 1은 1내지 12몰% P2O5를 포함하는 졸에 제조하는데 필요한 발연 실리카, 인산 및 물의 중량에 의한상대적인 량을 나타낸다. 상기 표에서, SiO2가 약 200m2/g의 표면적을 가진 발연 실리카이며, 인산은 시약급 인산 숭액(85중량% H3PO4)이고,물은 3중 증류수이다. 각각의 혼합물에 실제로 부가된 물의 량은 요구되는 전체량보다 적다.즉 38중량% SiO2 및 1몰% P2O5를 가진 졸를 생성하기 위해, 단지 237.8그램 물만이 부가되야 하며, 그나머지(2.2g)는 인산에 의해 제공되어진다.
주어진 량의 결과로서 생긴 졸에 대략 38.35 및 33중량%의 실리카를 초래할 것이다. 예를들어 30 내지 50중량%인 상이한 실리카 함량을 가진 졸은 부가되어진 물의 량을 변화시키므로, 즉, 상이한 실리카 대 몰비율을 선택하므로 생성될 수도 있다.
예
200m2/g의 표면적을 가진 600그램의 발연 실리카는 1023그램의 3중 증류수와 85중량% H3PO4의 148그램의 수용액이 혼합된다. 표 1에 기재된 바와 같이, 이들의 량은 150/270 실리카 대 물 비율 및 6몰% P2O5에 대응한다. 성분을 상호 분산하기에 적합한 혼합 기간(통상 1 내지 2분)후에 졸이 개방 용기내로 흘러 들어가고, 겔로 된다. 상기 혼합물은 약 1시간에 겔로 된다. 그후에 상기 겔은 실온에서 한 변이 1 내지 10cm의 조각으로 겔이 분쇄될때까지 3일까지의 기간동안 대략 60% 상대 습도로 건조된다.
그후에 상기 조각은 실리카 보우트(Silica boat)에 넣어지고 이하와 같이 단단히 봉입된 실리카 머플 튜브 로(tightly sealed silica muffle tube furnace; 직경 5cm)에서 열처리된다:
a) 샘플은 분당 약 1리터로 튜브를 통해 흐르는 헬륨으로 시간당 약 300℃ 내지 650℃로 가열되며; 뒤이어 대략 8.5% Cl2. 2.5% SiF4및 98% He(모드 용적으로)의 대기에서 2시간동안 약 650℃로 상기 샘플을침투시키므로 탈수된다.
b) 그이후에, 상기 샘플을 헬륨(1분당 약 1리터가 흐르는)으로 시간당 160℃ 내지 1150℃의 탈수 온도로 가열되므로 소결(고밀도화)되고 상기 온도에 도달하면 로가 냉각된다.
상기 처리로 인해 e-빔 침착용 재료로서 적합한 제3a도 및 제3b도에 관련하여 설명된 종류의 투명하며 깨끗한 샘플이 얻어진다.
반도체 표면상에 침착된 PSG 코팅은 실온으로 유지된 상기 반도체 표면상에 침착될시에 특히 미세한(예를들어, 1Mm의 설계 크기로)처리시에라도, 상기 PSG의 뛰어난 점착 특성으로 인해, 중량으로 3% B2O3, 1% Al2O3및 96% SiO2를 포함하는 Vycor 7913와 같이 상업적으로 입수가능한 Vycor
Figure kpo00002
유리의 코팅으로 유리하게 완료할 수도 있다. PSG 코팅이 예를들어, 10 내지 100nm 두께인 비교적 얇은 코티응로 미세 처리와 양호한 패턴 묘사에 사용될시에, 실온(r.t.)으로 유지된 표면상의 침착을 위한 상기 PSG 코팅의 사용의 잇점온표 2에서 명백한 바와 같이 보다 명확해진다는 점이다. 상기 표에서, PSG는 6몰% P2O5를 포함한다. 적어도 1 내지 15몰 P2O5를 포함하는 다른 PSG도 이와 유사하게 작용할 것이 기대된다. 미세 처리의 경우, 모든 유리가 250℃와 같은 고온에서 침착될시에 양호하게 동작하나; PSG는 실온으로 침착될시도 Vycor 7913 유리보다 더 잘 점착된다 실온(r.t.) 또는 200 내지 350℃의 범위와 같은 고온으로 유지된 InP 또는 GaAs와 같이 표면상에 침착될시에, PSG와 Vycor 7913의 빠른 열적 어니얼링(RTA) 캡핑 코팅(rapid thermal annealing capping coating)에 사용하기 위해서는, 코팅이 비교적 동등하게 점착되며, 고온에서의 점착성이 예를 들어, 실온에서와 같이 낮은 온도에서 보다 다소간 더 양호하다. 그 이유는 대체로 RTA를 위한 침착의 비교적 두꺼운 두께(예를들어, 100 내지 500nm 두께)의 사용에 있다. 그럼에도 불구하고, 침착동안 반도체 표면의 온도에 적에 민감한 유리가 상업적으로 유리하며 특히 대규모 처리에 유리하다.
Figure kpo00003
* 150/240의 SiO/HO 비율에 대한 물의 중량(38중량% SiO)
** 150/240의 SiO/HO 비율에 대한 물의 중량(38중량% SiO)
*** 150/240의 SiO/HO 비율에 대한 물의 중량(38중량% SiO)
Figure kpo00004

Claims (19)

  1. 포스포실리케이트 유리 대상 재료를 입자 빔 침착에 의해 반도체 표면의 적어도 일부상에 침착하여, 상기 표면의 상기 적어도 일부가 1 내지 15몰 P2O5를 포함하는 접촉 포스포실리케이트 유리 영역의 커버되는 반도체 소자를 제조하는 공정에 있어서, 상기 유리 재료는 a) 50 내지 400m2/g의 범위내의 표면적을 가지며 25 내지 55중량% 실리카를 포함하는 졸을 형성하기에 충분한 량이 부가되는 발연 실리카와, 시약급 인산(reagent grade phosphoric acid) 및 물의 수용액을 함께 혼합하여 겔을 형성하고, 상기 졸을 겔되게 하는 단계와, b) 대기중 대기온도 조건하에서 14일 까지의 기간동안 상기 겔을 건조하는 단계와, c) 시간당 250내지 350℃의 속도로 500 내지 700℃의 범위내의 온도까지 가열하므로 상기 건조된 겔을 탈수하고, 10분 내지 3시간의 기간동안 상기 온도로 유지되는 단계와, d) 상기 탈수 온도에서 시간당 100 내지 180℃의 속도로 600 내지 1200℃의 범위내의 희망 피크 온도까지 상기 겔을 가열하므로 상기 탈수된 겔을 유리로 소결하는 단계 및, e) 되도록 상기 피크 온도에 도달하면, 상기 소결된 유리를 냉각하는 단계를 포함하는 절차에 의해 제조되는데. 상기 탈수 및 소결 단계는 불활성 가스를 포함한 흐르는 대기중에서 행해지는 것을 특징으로 하는 반도체 소자 제조 공정,
  2. 제1항에 있어서, 상기 유리 재료 영역은 본질적으로 2 내지 10몰% P2O5를 포함하고, 나머지는 SiO2인 것을 특징으로 하는 반도체 소자 제조 공정.
  3. 제1항 또는 제2항에 있어서, 상기 실리카 150내지 250m2/g, 되도록 대략 200m2/g의 범위내의 표면적을 포함하는 것을 특징으로 하는 반도체 소자 제조 공정.
  4. 제1항 또는 제2항에 있어서, 상기 실리카는 30 내지 50중량% 실리카를 포함하는 졸을 형성하기 위해 부가되는 것을 특징으로 하는 반도체 소자 제조 공정.
  5. 제1항 또는 제2항에 있어서, 상기 겔의 건조는 3일까지의 기간동안 실행되는 것을 특징으로 하는 반도체 소자 제조 공정.
  6. 제1항 또는 제2항에 있어서, 상기 건조된 겔은 약 300℃/hr의 속도로 상기 탈수 온도까지 가열되는 것을 특징으로 하는 반도체 소자 제조 공정.
  7. 제1항 또는 제2항에 있어서, 상기 탈수는 2시간의 기간동안 약 650℃의 온도로 상기 건조된 겔을 가열하므로 이루어지는 것을 특징으로 하는 반도체 소자 제조 공정.
  8. 제1항 또는 제2항에 있어서, 상기 탈수온도에서 피크 소결 온도까지의 상기 가열은 시간당 140 내지 150℃, 되도록 시간당 약 145℃의 속도로 실행되는 것을 특징으로 하는 반도체 소자 제조 공정.
  9. 제1항 또는 제2항에 있어서, 상기 피크 소결 온도는 1000 내지 1200℃의 범위내에, 되도록 약 1125℃인 것을 특징으로 하는 반도체 소자 제조 공정.
  10. 제1항 또는 제2항에 있어서, 상기 불활성 가스는 헬륨을 포함하는 것을 특징으로 하는 반도체 소자 제조 공정.
  11. 제1항 또는 제2항에 있어서, 상기 탈수는 적어도 불활성 가스외에도 적어도 하나의 Cl2, SiF4, 플루오로카본, 클로로플루오로카본 및 CCl4를 포함하는 것을 특징으로 하는 반도체 소자 제조 공정.
  12. 제1항 또는 제2항에 있어서, 상기 탈수는 용적으로 약 8.5% Cl2, 2.5% SiF 및 89% He를 포함하는 대기에서 실행되는 것을 특징으로 하는 반도체 소자 제조 공정.
  13. 제1항 또는 제2항에 있어서, 입자 빔 절차는 e-빔 침착인 것을 특징으로 하는 반도체 소자 제조 공정.
  14. 제1항 또는 제2항에 있어서, 상기 반도체는 InP 및 GaAs로 조성된 그룹에서 선택된 Ⅲ- Ⅴ화합물반도체와 InP및 GaAs에 매칭된 화합물 입자를 포함하는 것을 특징으로 하는 반도체 소자 제조 공정,
  15. 제1항 또는 제2항에 있어서, 상기 포스포실리케이트 유리 영역은 이온 주입된 표면과 접촉하는 것을 특징으로 하는 반도체 소자 제조 공정.
  16. 제1항 또는 제2항에 있어서, 접촉하는 유리 재료를 가진 상기 이온 주입 표면은 이온 주입을 활성화시키기 위해 어닐되며, 반도체 재료는 GaAs이고 상기 어닐은 750 내지 1000℃의 범위내의 온도에서 10초내지 10분까지의 기간동안 실행된 급속한 열 어닐인데, 온도가 낮으면 낮을수록 시간이 더 걸리는 것을 특징으로 하는 반도체 소자 제조 공정.
  17. 제16항에 있어서, 상기 급속한 열 어닐은 약 10초동안 800 내지 1000℃의 범위내의 온도에서 실행되고 약 1분동안 750 내지 850℃의 범위내의 온도에서 실행되는 것을 특징으로 하는 반도체 소자 제조 공정.
  18. 제1항 또는 제2항에 있어서, 상기 포스포실리케이트 유리는 1 내지 12몰% P2O5와 나머지 SiO2를 포함하여, 상기 실리카는 약 200m2/g의 표면적을 갖고, 물 및 인산과 결합되어 30 내지 50중량% 실리카를 포함하는 졸을 형성하며, 유리에 희망 함량의 P2O5를 얻기 위해 인산이 부가되며, 상기 겔은 3일까지의 기간동안 건조되며, 상기 건조된 겔은 2시간동안 유지되는 약 650℃의 속도로 가열되므로 탈수되는데, 상기 탈수는 헬륨, Cl2및 SiF4를 포함한 흐르는 대기에서 실행되며, 상기 탈수된 겔은 시간당 140 내지 150℃의 속도로 1000 내지 1175℃의 피크 온도까지 가열되고 그후 로가 냉각되는 것을 특징으로 하는 반도체 소자제조 공정.
  19. 제1항 또는 제2항에 있어서, 상기 반도체 표면은 InP 및 GaAs로부터 선택된 화합물 반도체의 표면이고, 상기 소자는 애벌런쉬 광전다이오드인 것을 특징으로 하는 반도체 소자 제조 공정.
KR1019900005861A 1989-05-01 1990-04-26 반도체 소자 제조 공정 KR970005142B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/345,924 US5047369A (en) 1989-05-01 1989-05-01 Fabrication of semiconductor devices using phosphosilicate glasses
US345924 1989-05-01
JP345924 1989-05-01

Publications (2)

Publication Number Publication Date
KR900019174A KR900019174A (ko) 1990-12-24
KR970005142B1 true KR970005142B1 (ko) 1997-04-12

Family

ID=23357120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900005861A KR970005142B1 (ko) 1989-05-01 1990-04-26 반도체 소자 제조 공정

Country Status (8)

Country Link
US (1) US5047369A (ko)
EP (1) EP0396307B1 (ko)
JP (1) JP2511556B2 (ko)
KR (1) KR970005142B1 (ko)
CA (1) CA2014934C (ko)
DE (1) DE69030401T2 (ko)
ES (1) ES2100162T3 (ko)
HK (1) HK108597A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883902A (ja) * 1994-09-09 1996-03-26 Mitsubishi Electric Corp 半導体装置の製造方法、及び半導体装置
JP2750671B2 (ja) * 1995-05-18 1998-05-13 サンヨー食品株式会社 復元性の良い麺線及びその製造方法
US5837562A (en) * 1995-07-07 1998-11-17 The Charles Stark Draper Laboratory, Inc. Process for bonding a shell to a substrate for packaging a semiconductor
IT1306214B1 (it) 1998-09-09 2001-05-30 Gel Design And Engineering Srl Processo per la preparazione di film vetrosi spessi di ossido disilicio secondo la tecnica sol-gel e film spessi cosi' ottenuti.
US6559070B1 (en) * 2000-04-11 2003-05-06 Applied Materials, Inc. Mesoporous silica films with mobile ion gettering and accelerated processing
CN100387749C (zh) * 2002-04-15 2008-05-14 肖特股份公司 用于形成电子组件外壳的方法和以这种方法密封封装的电子组件
US20050054214A1 (en) * 2003-09-10 2005-03-10 Chen Lee Jen Method for mitigating chemical vapor deposition phosphorus doping oxide surface induced defects
US6925781B1 (en) * 2004-02-03 2005-08-09 Playtex Products, Inc. Integrated cutting tool for waste disposal method and apparatus
JP4889376B2 (ja) * 2006-05-31 2012-03-07 東京エレクトロン株式会社 脱水方法および脱水装置、ならびに基板処理方法および基板処理装置
US8403027B2 (en) * 2007-04-11 2013-03-26 Alcoa Inc. Strip casting of immiscible metals
US7846554B2 (en) 2007-04-11 2010-12-07 Alcoa Inc. Functionally graded metal matrix composite sheet
US8956472B2 (en) * 2008-11-07 2015-02-17 Alcoa Inc. Corrosion resistant aluminum alloys having high amounts of magnesium and methods of making the same
CN102781861B (zh) 2011-05-26 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
EP2849213B1 (en) * 2012-05-08 2017-04-19 Shindengen Electric Manufacturing Co. Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
EP2858098B1 (en) * 2012-05-08 2020-12-02 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing a resin-sealed semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3616403A (en) * 1968-10-25 1971-10-26 Ibm Prevention of inversion of p-type semiconductor material during rf sputtering of quartz
US3767434A (en) * 1971-04-08 1973-10-23 Owens Illinois Inc METHOD OF PREPARING P{11 O{11 {13 SiO{11 {11 PRODUCTS
US3767432A (en) * 1971-04-08 1973-10-23 Owens Illinois Inc PRODUCTION OF P{11 O{11 -SiO{11 {11 PRODUCTS
US3743587A (en) * 1972-03-01 1973-07-03 Ibm Method for reactive sputter deposition of phosphosilicate glass
US4374391A (en) * 1980-09-24 1983-02-15 Bell Telephone Laboratories, Incorporated Device fabrication procedure
US4407061A (en) * 1981-06-04 1983-10-04 Bell Telephone Laboratories, Incorporated Fabrication procedure using arsenate glasses
US4419115A (en) * 1981-07-31 1983-12-06 Bell Telephone Laboratories, Incorporated Fabrication of sintered high-silica glasses
JPS58208728A (ja) * 1982-05-28 1983-12-05 Kawaguchiko Seimitsu Kk 液晶カラ−表示体
US4474831A (en) * 1982-08-27 1984-10-02 Varian Associates, Inc. Method for reflow of phosphosilicate glass
US4731293A (en) * 1986-06-20 1988-03-15 American Telephone And Telegraph Company, At&T Bell Laboratories Fabrication of devices using phosphorus glasses
US4732658A (en) * 1986-12-03 1988-03-22 Honeywell Inc. Planarization of silicon semiconductor devices
US4819039A (en) * 1986-12-22 1989-04-04 American Telephone And Telegraph Co. At&T Laboratories Devices and device fabrication with borosilicate glass

Also Published As

Publication number Publication date
HK108597A (en) 1997-08-22
EP0396307A2 (en) 1990-11-07
ES2100162T3 (es) 1997-06-16
JPH02306628A (ja) 1990-12-20
EP0396307A3 (en) 1991-11-27
EP0396307B1 (en) 1997-04-09
DE69030401D1 (de) 1997-05-15
KR900019174A (ko) 1990-12-24
US5047369A (en) 1991-09-10
CA2014934A1 (en) 1990-11-01
JP2511556B2 (ja) 1996-06-26
CA2014934C (en) 1993-05-25
DE69030401T2 (de) 1997-07-17

Similar Documents

Publication Publication Date Title
KR970005142B1 (ko) 반도체 소자 제조 공정
JP3040278B2 (ja) 高シリカガラスからなる製品の製造方法
DE102008033945B4 (de) Verfahren zur Herstellung von mit Stickstoff dotiertem Quarzglas sowie zur Durchführung des Verfahrens geeignete Quarzglaskörnung, Verfahren zur Herstellung eines Quarzglasstrangs und Verfahren zur Herstellung eines Quarzglastiegels
KR101044771B1 (ko) 반도체 제조에 사용되는 석영 유리의 조성물과 이를 제조하는 방법
US4605428A (en) Sintered high-silica glass and articles comprising same
Tohge et al. Sol-gel preparation and optical properties of silica glasses containing Cd and Zn chalcogenide microcrystals
JPS63233008A (ja) 非焼結クリストバライト化シリカの製造方法
EP0971860B1 (en) High-purity silica glass fabricating method using sol-gel process
CN109231796A (zh) 高热稳定性的石英玻璃组件、其对应的半成品和其生产方法
US5160358A (en) Process for producing silica glass plate having controlled refractive index distribution
Innocenzi et al. Methyltriethoxysilane-derived sol-gel coatings doped with silver metal particles
KR950008579B1 (ko) 하이-실리카 유리 제품의 제조방법
JP2002137927A5 (ko)
JP2677871B2 (ja) 石英系ドープトガラスの製造方法
JPH03265537A (ja) 希土類元素ドープガラスの製造方法
JP3594476B2 (ja) 多孔質石英ガラス体の製造方法
Takada et al. Preparation of PbS quantum dot materials by the sol-gel process
Dianov et al. Synthesis of the SiO2: Cu0n nanocomposite by the laser distillation method
WO1993024422A1 (en) Light transmitting device and method for the manufacture thereof
Gurin et al. Eu ions and copper selenide nanoparticles within silica sol-gel matrices
Sahu et al. Studies on Nd-doped colloidopolymeric silica xerogel
JPH0244031A (ja) 非線形光学用ガラスの製造方法
JPH0776093B2 (ja) 石英ガラスの製造方法
GB2222400A (en) Doped elements
JPH0446020A (ja) 高耐熱性合成石英ガラス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010330

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee