JPH0883902A - 半導体装置の製造方法、及び半導体装置 - Google Patents
半導体装置の製造方法、及び半導体装置Info
- Publication number
- JPH0883902A JPH0883902A JP6215843A JP21584394A JPH0883902A JP H0883902 A JPH0883902 A JP H0883902A JP 6215843 A JP6215843 A JP 6215843A JP 21584394 A JP21584394 A JP 21584394A JP H0883902 A JPH0883902 A JP H0883902A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- heat treatment
- alinas
- fluorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 139
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 60
- 238000010438 heat treatment Methods 0.000 claims abstract description 107
- 239000011737 fluorine Substances 0.000 claims abstract description 99
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000000470 constituent Substances 0.000 claims description 48
- 239000012535 impurity Substances 0.000 claims description 34
- 239000012298 atmosphere Substances 0.000 claims description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 22
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 16
- 229910052738 indium Inorganic materials 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 14
- 229910052785 arsenic Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 92
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 6
- 238000003475 lamination Methods 0.000 abstract 3
- 230000006866 deterioration Effects 0.000 description 23
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 19
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 14
- 238000010894 electron beam technology Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 8
- 238000001451 molecular beam epitaxy Methods 0.000 description 8
- 230000005533 two-dimensional electron gas Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000011282 treatment Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- FPIPGXGPPPQFEQ-OVSJKPMPSA-N all-trans-retinol Chemical compound OC\C=C(/C)\C=C\C=C(/C)\C=C\C1=C(C)CCCC1(C)C FPIPGXGPPPQFEQ-OVSJKPMPSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000011717 all-trans-retinol Substances 0.000 description 2
- 235000019169 all-trans-retinol Nutrition 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 Si and nitrogen Chemical compound 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000009614 chemical analysis method Methods 0.000 description 1
- 238000004871 chemical beam epitaxy Methods 0.000 description 1
- GPTXWRGISTZRIO-UHFFFAOYSA-N chlorquinaldol Chemical compound ClC1=CC(Cl)=C(O)C2=NC(C)=CC=C21 GPTXWRGISTZRIO-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229960004279 formaldehyde Drugs 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 所望の電気的特性を備えた、信頼性の高い半
導体装置の製造方法を提供する。 【構成】 ＭＢＥ装置内において、S.I.−ＩｎＰ半導体
基板１上に，ｉ−ＡｌＩｎＡｓ層２，ＳｉドープＡｌＩ
ｎＡｓ層３を順次形成して半導体積層構造を得た後、該
半導体積層構造をＭＢＥ装置より取り出し、これを窒素
雰囲気中で４００℃で１８分間熱処理することによりＳ
ｉドープＡｌＩｎＡｓ層３にフッ素を混入させて、該Ｓ
ｉドープＡｌＩｎＡｓ層３の電気的特性を劣化させ、さ
らに上記半導体積層構造をＭＢＥ装置に入れ、超高真空
中で４００℃で７分間の熱処理を行い、上記Ｓｉドープ
ＡｌＩｎＡｓ層３に混入したフッ素を除去した。
導体装置の製造方法を提供する。 【構成】 ＭＢＥ装置内において、S.I.−ＩｎＰ半導体
基板１上に，ｉ−ＡｌＩｎＡｓ層２，ＳｉドープＡｌＩ
ｎＡｓ層３を順次形成して半導体積層構造を得た後、該
半導体積層構造をＭＢＥ装置より取り出し、これを窒素
雰囲気中で４００℃で１８分間熱処理することによりＳ
ｉドープＡｌＩｎＡｓ層３にフッ素を混入させて、該Ｓ
ｉドープＡｌＩｎＡｓ層３の電気的特性を劣化させ、さ
らに上記半導体積層構造をＭＢＥ装置に入れ、超高真空
中で４００℃で７分間の熱処理を行い、上記Ｓｉドープ
ＡｌＩｎＡｓ層３に混入したフッ素を除去した。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方
法，及び半導体装置に関し、特に半導体装置の信頼性を
向上させるための半導体装置の製造方法，及び半導体装
置に関するものである。
法，及び半導体装置に関し、特に半導体装置の信頼性を
向上させるための半導体装置の製造方法，及び半導体装
置に関するものである。
【０００２】
【従来の技術】図５(a) は１９９３年４月１９日から２
２日にかけて、フランス，パリ（Paris,France）に於い
て開催された、Fifth International Conference on In
dium Phosphide and Related Materials，Extended Abs
tract WC2 pp497-500 ，中に示されたもので、ＩｎＰ基
板上にｎ型ＩｎＡｌＡｓキャリア供給層を有し、該ｎ型
ＩｎＡｌＡｓキャリア供給層上にショットキー形成層を
備えた，従来のＨＥＭＴ(High Electron Mobility Tran
sistor：高電子移動度トランジスタ) の構造を示す断面
図であり、図５(b) は、該ＨＥＭＴの熱による電気的特
性の劣化を説明するための図である。
２日にかけて、フランス，パリ（Paris,France）に於い
て開催された、Fifth International Conference on In
dium Phosphide and Related Materials，Extended Abs
tract WC2 pp497-500 ，中に示されたもので、ＩｎＰ基
板上にｎ型ＩｎＡｌＡｓキャリア供給層を有し、該ｎ型
ＩｎＡｌＡｓキャリア供給層上にショットキー形成層を
備えた，従来のＨＥＭＴ(High Electron Mobility Tran
sistor：高電子移動度トランジスタ) の構造を示す断面
図であり、図５(b) は、該ＨＥＭＴの熱による電気的特
性の劣化を説明するための図である。
【０００３】図５(a) において、１０１は半絶縁性（以
下、S.I.と称す）−ＩｎＰ基板，１０２は厚さ約１０ｎ
ｍであるアンドープＩｎＰ層，１０３は厚さが約２０ｎ
ｍであるアンドープＩｎＧａＡｓチャネル層，１０４は
厚さが約３ｎｍであるアンドープＩｎＡｌＡｓスペーサ
層，１０５は不純物濃度が３×１０18ｃｍ-3である厚さ
約１５ｎｍのｎ+ −ＩｎＡｌＡｓ電子供給層，１０６は
アンドープＩｎ0.75Ｇａ0.25Ｐ等の材料からなる厚さ約
１０ｎｍのショットキー形成層，１０７は厚さが約２０
ｎｍで、不純物濃度が５×１０18ｃｍ-3であるｎ+ −Ｉ
ｎＧａＡｓオーミック層，１０８はソース電極，１０９
はドレイン電極，１１０はゲート電極である。
下、S.I.と称す）−ＩｎＰ基板，１０２は厚さ約１０ｎ
ｍであるアンドープＩｎＰ層，１０３は厚さが約２０ｎ
ｍであるアンドープＩｎＧａＡｓチャネル層，１０４は
厚さが約３ｎｍであるアンドープＩｎＡｌＡｓスペーサ
層，１０５は不純物濃度が３×１０18ｃｍ-3である厚さ
約１５ｎｍのｎ+ −ＩｎＡｌＡｓ電子供給層，１０６は
アンドープＩｎ0.75Ｇａ0.25Ｐ等の材料からなる厚さ約
１０ｎｍのショットキー形成層，１０７は厚さが約２０
ｎｍで、不純物濃度が５×１０18ｃｍ-3であるｎ+ −Ｉ
ｎＧａＡｓオーミック層，１０８はソース電極，１０９
はドレイン電極，１１０はゲート電極である。
【０００４】また、図５(b) において、横軸は熱処理温
度（単位：℃）を示し、縦軸はアンドープＩｎＧａＡｓ
チャネル層１０３のアンドープＩｎＡｌＡｓスペーサ層
１０４側の界面に形成される２次元電子ガスのシートキ
ャリア濃度（単位：１０12ｃｍ-2）を示している。ま
た、図中において、丸，三角，四角はそれぞれ、ショッ
トキー形成層１０６の材料がＩｎ0.75Ｇａ0.25Ｐ，Ｉｎ
Ｐ，ＩｎＡｌＡｓである場合を示している。
度（単位：℃）を示し、縦軸はアンドープＩｎＧａＡｓ
チャネル層１０３のアンドープＩｎＡｌＡｓスペーサ層
１０４側の界面に形成される２次元電子ガスのシートキ
ャリア濃度（単位：１０12ｃｍ-2）を示している。ま
た、図中において、丸，三角，四角はそれぞれ、ショッ
トキー形成層１０６の材料がＩｎ0.75Ｇａ0.25Ｐ，Ｉｎ
Ｐ，ＩｎＡｌＡｓである場合を示している。
【０００５】次に、ＨＥＭＴの熱による電気的特性の劣
化について説明する。上記文献において、著者であるFu
jitaらは、上記図５(a) に示したＨＥＭＴの熱に対する
安定性について調べるために、上記図５(a) に示すＨＥ
ＭＴと主要部の構造が同様である，半導体基板１０１上
に、アンドープＩｎＰ層１０２，アンドープＩｎＧａＡ
ｓチャネル層１０３，アンドープＩｎＡｌＡｓスペーサ
層１０４，ｎ+ −ＩｎＡｌＡｓ電子供給層１０５を順次
積層した後、連続してＩｎ0.75Ｇａ0.25Ｐ，ＩｎＰ，及
びＩｎＡｌＡｓの３種類のいずれかの材料のショットキ
ー形成層１０６を積層してなる３種類の半導体積層構造
を用意し、これらを窒素ガスを供給した雰囲気下で、３
００℃，又は３５０℃の温度で、５分間、熱処理したも
のについて、アンドープＩｎＧａＡｓチャネル層１０３
の，アンドープＩｎＡｌＡｓスペーサ層１０４側の界面
に形成される２次元電子ガスのシートキャリア濃度の測
定を行っており、その結果は図５(b) に示すようになっ
ている。この図から、３００℃以上の温度による熱処理
によって、電極層１０６の材料がＩｎ0.75Ｇａ0.25Ｐ，
ＩｎＰ，及びＩｎＡｌＡｓのいずれであるかにかかわら
ず、シートキャリア濃度が低下していることがわかる。
化について説明する。上記文献において、著者であるFu
jitaらは、上記図５(a) に示したＨＥＭＴの熱に対する
安定性について調べるために、上記図５(a) に示すＨＥ
ＭＴと主要部の構造が同様である，半導体基板１０１上
に、アンドープＩｎＰ層１０２，アンドープＩｎＧａＡ
ｓチャネル層１０３，アンドープＩｎＡｌＡｓスペーサ
層１０４，ｎ+ −ＩｎＡｌＡｓ電子供給層１０５を順次
積層した後、連続してＩｎ0.75Ｇａ0.25Ｐ，ＩｎＰ，及
びＩｎＡｌＡｓの３種類のいずれかの材料のショットキ
ー形成層１０６を積層してなる３種類の半導体積層構造
を用意し、これらを窒素ガスを供給した雰囲気下で、３
００℃，又は３５０℃の温度で、５分間、熱処理したも
のについて、アンドープＩｎＧａＡｓチャネル層１０３
の，アンドープＩｎＡｌＡｓスペーサ層１０４側の界面
に形成される２次元電子ガスのシートキャリア濃度の測
定を行っており、その結果は図５(b) に示すようになっ
ている。この図から、３００℃以上の温度による熱処理
によって、電極層１０６の材料がＩｎ0.75Ｇａ0.25Ｐ，
ＩｎＰ，及びＩｎＡｌＡｓのいずれであるかにかかわら
ず、シートキャリア濃度が低下していることがわかる。
【０００６】以上の結果は、３００℃以上の温度による
熱処理工程を行うと、ＨＥＭＴの電気的特性が熱により
劣化してしまい、所望のシートキャリア濃度を得ること
ができず、この結果、２次元電子ガスが形成された領域
の抵抗が大きくなる等の問題が発生し、予期したＨＥＭ
Ｔ特性を得ることができないことを示している。本現象
に関してFujitaらは、このような表面シートキャリア濃
度の低下は、ＩｎＡｌＡｓ層の表面の劣化によって起こ
る表面空乏層の増大によるものであると述べている。
熱処理工程を行うと、ＨＥＭＴの電気的特性が熱により
劣化してしまい、所望のシートキャリア濃度を得ること
ができず、この結果、２次元電子ガスが形成された領域
の抵抗が大きくなる等の問題が発生し、予期したＨＥＭ
Ｔ特性を得ることができないことを示している。本現象
に関してFujitaらは、このような表面シートキャリア濃
度の低下は、ＩｎＡｌＡｓ層の表面の劣化によって起こ
る表面空乏層の増大によるものであると述べている。
【０００７】一方、本発明の発明者らも、ＨＥＭＴの熱
による電気的特性の劣化について検討を行っており、図
６は本発明の発明者らによる検討に用いられた半導体積
層構造を示す図であり、図７はこの検討により得られた
結果を示す図である。図６において、１１１はS.I.−Ｉ
ｎＰ基板，１１２は厚さ２５００オングストロームのｉ
−ＡｌＩｎＡｓバッファ層，１１３は厚さ５００オング
ストロームのｉ−ＩｎＧａＡｓチャネル層，１１４は上
記チャネル層１１３から厚さ２０オングストロームの高
さ位置にＳｉプレーナドープが行われて形成された厚さ
３４０オングストロームのＡｌＩｎＡｓキャリア供給層
で、該キャリア供給層１１４のチャネル層１１３からＳ
ｉプレーナドープが行われた位置までの間の層をスペー
サ層１１５とする。１１６はｉ−ＧａＩｎＡｓチャネル
層１１３のＩｎＡｌＡｓ電子供給層１１４側の界面近傍
に形成された２次元電子ガス層である。
による電気的特性の劣化について検討を行っており、図
６は本発明の発明者らによる検討に用いられた半導体積
層構造を示す図であり、図７はこの検討により得られた
結果を示す図である。図６において、１１１はS.I.−Ｉ
ｎＰ基板，１１２は厚さ２５００オングストロームのｉ
−ＡｌＩｎＡｓバッファ層，１１３は厚さ５００オング
ストロームのｉ−ＩｎＧａＡｓチャネル層，１１４は上
記チャネル層１１３から厚さ２０オングストロームの高
さ位置にＳｉプレーナドープが行われて形成された厚さ
３４０オングストロームのＡｌＩｎＡｓキャリア供給層
で、該キャリア供給層１１４のチャネル層１１３からＳ
ｉプレーナドープが行われた位置までの間の層をスペー
サ層１１５とする。１１６はｉ−ＧａＩｎＡｓチャネル
層１１３のＩｎＡｌＡｓ電子供給層１１４側の界面近傍
に形成された２次元電子ガス層である。
【０００８】また、図７において、横軸は熱処理温度
（単位：℃）を示し、縦軸は熱処理前の２次元電子ガス
のシートキャリア濃度Ｎs0に対する熱処理後のシートキ
ャリア濃度Ｎs の値, 即ちＮs ／Ｎs0の値を示してい
る。
（単位：℃）を示し、縦軸は熱処理前の２次元電子ガス
のシートキャリア濃度Ｎs0に対する熱処理後のシートキ
ャリア濃度Ｎs の値, 即ちＮs ／Ｎs0の値を示してい
る。
【０００９】この検討は、図６に示した、ｉ−ＧａＩｎ
Ａｓチャネル層１１３上に、Ｓｉプレーナドープが行わ
れたＩｎＡｌＡｓ電子供給層１１４を形成してなる，Ｈ
ＥＭＴと同様の構造を有する半導体積層構造に対して、
窒素雰囲気中で、異なる温度での熱処理を１５分間行
い、ｉ−ＧａＩｎＡｓチャネル層１１３のＩｎＡｌＡｓ
電子供給層１１４側の界面近傍に形成された２次元電子
ガス層１１６のシートキャリア濃度をＨａｌｌ測定法に
より、測定して行ったものである。図７に示すように、
このような半導体積層構造においても、熱処理によって
シートキャリア濃度が低下しており、熱処理工程を含む
ことにより電気的特性が劣化したＨＥＭＴが形成される
ことを示している。
Ａｓチャネル層１１３上に、Ｓｉプレーナドープが行わ
れたＩｎＡｌＡｓ電子供給層１１４を形成してなる，Ｈ
ＥＭＴと同様の構造を有する半導体積層構造に対して、
窒素雰囲気中で、異なる温度での熱処理を１５分間行
い、ｉ−ＧａＩｎＡｓチャネル層１１３のＩｎＡｌＡｓ
電子供給層１１４側の界面近傍に形成された２次元電子
ガス層１１６のシートキャリア濃度をＨａｌｌ測定法に
より、測定して行ったものである。図７に示すように、
このような半導体積層構造においても、熱処理によって
シートキャリア濃度が低下しており、熱処理工程を含む
ことにより電気的特性が劣化したＨＥＭＴが形成される
ことを示している。
【００１０】
【発明が解決しようとする課題】以上のように、従来の
ＨＥＭＴのような不純物をドープしたＩｎＡｌＡｓ層を
備えた半導体装置においては、窒素ガスや水素ガス等の
キャリアガスを含む雰囲気下において熱処理工程を行う
と、上述したようにシートキャリア濃度の低下等の電気
的特性の劣化が起こる。通常、半導体装置の信頼性を確
認する手段として、半導体装置の特性が劣化しやすい高
温の環境下で半導体装置を動作させてその特性の経時的
な変化を確認する方法が行われるが、従来の半導体装置
においては、このような熱処理を含む信頼性試験におい
て、上記のようなシートキャリア濃度の低下が起こるた
めに、十分な結果を得ることができず、信頼性の高い半
導体装置を得ることはできないという問題があった。
ＨＥＭＴのような不純物をドープしたＩｎＡｌＡｓ層を
備えた半導体装置においては、窒素ガスや水素ガス等の
キャリアガスを含む雰囲気下において熱処理工程を行う
と、上述したようにシートキャリア濃度の低下等の電気
的特性の劣化が起こる。通常、半導体装置の信頼性を確
認する手段として、半導体装置の特性が劣化しやすい高
温の環境下で半導体装置を動作させてその特性の経時的
な変化を確認する方法が行われるが、従来の半導体装置
においては、このような熱処理を含む信頼性試験におい
て、上記のようなシートキャリア濃度の低下が起こるた
めに、十分な結果を得ることができず、信頼性の高い半
導体装置を得ることはできないという問題があった。
【００１１】また、上記のように熱により特性が劣化す
るので、従来の半導体装置を高温下で長時間，所望の特
性を保持しながら動作させることは非常に困難であり、
高温動作に対して信頼性の高い半導体装置を提供するこ
とが困難であるという問題があった。
るので、従来の半導体装置を高温下で長時間，所望の特
性を保持しながら動作させることは非常に困難であり、
高温動作に対して信頼性の高い半導体装置を提供するこ
とが困難であるという問題があった。
【００１２】さらに、従来の半導体装置の製造方法にお
いて、不純物をドープしたＩｎＡｌＡｓ層の形成後に高
温による熱処理工程が必要な場合、この不純物をドープ
したＩｎＡｌＡｓ層の電気的特性が熱によって劣化して
しまうため、所望の特性の半導体装置が得られないとい
う問題があった。例えば、不純物をドープしたＩｎＡｌ
Ａｓ層をキャリア供給層として備えたＨＥＭＴにおいて
は、このような熱による劣化が起こると２次元電子ガス
のシートキャリア濃度が低下してしまい、所望の動作特
性が得られないという問題があった。
いて、不純物をドープしたＩｎＡｌＡｓ層の形成後に高
温による熱処理工程が必要な場合、この不純物をドープ
したＩｎＡｌＡｓ層の電気的特性が熱によって劣化して
しまうため、所望の特性の半導体装置が得られないとい
う問題があった。例えば、不純物をドープしたＩｎＡｌ
Ａｓ層をキャリア供給層として備えたＨＥＭＴにおいて
は、このような熱による劣化が起こると２次元電子ガス
のシートキャリア濃度が低下してしまい、所望の動作特
性が得られないという問題があった。
【００１３】本発明は上記のような問題点を解消するた
めになされたもので、所望の電気的特性を備えた、信頼
性の高い半導体装置を製造することのできる半導体装置
の製造方法を提供することを目的とする。
めになされたもので、所望の電気的特性を備えた、信頼
性の高い半導体装置を製造することのできる半導体装置
の製造方法を提供することを目的とする。
【００１４】またこの発明は、上記半導体装置の製造方
法により製造される、所望の電気的特性を備えた信頼性
の高い半導体装置を提供することを目的とする。
法により製造される、所望の電気的特性を備えた信頼性
の高い半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】この発明（請求項１）に
係る半導体装置の製造方法は、不純物をドープしたＡ
ｌ，Ｉｎ，及びＡｓを構成元素として含む，ＡｌＩｎＡ
ｓ構成元素層を形成する工程と、上記ＡｌＩｎＡｓ構成
元素層を熱処理することにより、該ＡｌＩｎＡｓ構成元
素層にフッ素を混入する工程と、上記熱処理を行った
後、再度熱処理を行うことにより上記ＡｌＩｎＡｓ構成
元素層中のフッ素を除去する工程とを含むことを特徴と
するものである。
係る半導体装置の製造方法は、不純物をドープしたＡ
ｌ，Ｉｎ，及びＡｓを構成元素として含む，ＡｌＩｎＡ
ｓ構成元素層を形成する工程と、上記ＡｌＩｎＡｓ構成
元素層を熱処理することにより、該ＡｌＩｎＡｓ構成元
素層にフッ素を混入する工程と、上記熱処理を行った
後、再度熱処理を行うことにより上記ＡｌＩｎＡｓ構成
元素層中のフッ素を除去する工程とを含むことを特徴と
するものである。
【００１６】またこの発明（請求項２）にかかる半導体
装置の製造方法は、上記半導体装置の製造方法（請求項
１）において、上記ＡｌＩｎＡｓ構成元素層中のフッ素
を除去する熱処理工程は、真空中，あるいは、窒素ガス
と水素ガスのいずれか，もしくは両方を供給した雰囲気
下で行うことを特徴とするものである。
装置の製造方法は、上記半導体装置の製造方法（請求項
１）において、上記ＡｌＩｎＡｓ構成元素層中のフッ素
を除去する熱処理工程は、真空中，あるいは、窒素ガス
と水素ガスのいずれか，もしくは両方を供給した雰囲気
下で行うことを特徴とするものである。
【００１７】またこの発明（請求項３）にかかる半導体
装置の製造方法は、上記半導体装置の製造方法（請求項
１）において、上記半導体装置は、高電子移動度トラン
ジスタであり、上記不純物をドープしたＡｌＩｎＡｓ構
成元素層は、上記高電子移動度トランジスタのキャリア
供給層であるものとしたものである。
装置の製造方法は、上記半導体装置の製造方法（請求項
１）において、上記半導体装置は、高電子移動度トラン
ジスタであり、上記不純物をドープしたＡｌＩｎＡｓ構
成元素層は、上記高電子移動度トランジスタのキャリア
供給層であるものとしたものである。
【００１８】また、この発明（請求項４）にかかる半導
体装置の製造方法は、半絶縁性基板上にアンドープチャ
ネル層と，不純物をドープしたＡｌ，Ｉｎ，及びＡｓを
構成元素として含む，ＡｌＩｎＡｓ構成元素層からなる
キャリア供給層と，オーミック層とを形成し、該オーミ
ック層上にソース電極，及びドレイン電極を形成した
後、該ソース電極とドレイン電極とに挟まれた領域の上
記オーミック層を上記キャリア供給層が露出するようエ
ッチングして開口部を形成し、上記キャリア供給層を熱
処理することにより、該キャリア供給層にフッ素を混入
させ、さらに、再度熱処理を行うことにより上記キャリ
ア供給層中のフッ素を除去させた後、上記開口部内に露
出した上記キャリア供給層上にリセス溝を形成し、該リ
セス溝の底面上にゲート電極を形成するようにしたもの
である。
体装置の製造方法は、半絶縁性基板上にアンドープチャ
ネル層と，不純物をドープしたＡｌ，Ｉｎ，及びＡｓを
構成元素として含む，ＡｌＩｎＡｓ構成元素層からなる
キャリア供給層と，オーミック層とを形成し、該オーミ
ック層上にソース電極，及びドレイン電極を形成した
後、該ソース電極とドレイン電極とに挟まれた領域の上
記オーミック層を上記キャリア供給層が露出するようエ
ッチングして開口部を形成し、上記キャリア供給層を熱
処理することにより、該キャリア供給層にフッ素を混入
させ、さらに、再度熱処理を行うことにより上記キャリ
ア供給層中のフッ素を除去させた後、上記開口部内に露
出した上記キャリア供給層上にリセス溝を形成し、該リ
セス溝の底面上にゲート電極を形成するようにしたもの
である。
【００１９】またこの発明（請求項５）にかかる半導体
装置は、不純物をドープした、Ａｌ，Ｉｎ，及びＡｓを
構成元素として含むＡｌＩｎＡｓ構成元素層に対し、熱
処理を施すことにより該層にフッ素を混入し、その後、
該層に対し再度熱処理を行うことにより上記混入したフ
ッ素を除去してなるＡｌＩｎＡｓ構成元素層を有するも
のである。
装置は、不純物をドープした、Ａｌ，Ｉｎ，及びＡｓを
構成元素として含むＡｌＩｎＡｓ構成元素層に対し、熱
処理を施すことにより該層にフッ素を混入し、その後、
該層に対し再度熱処理を行うことにより上記混入したフ
ッ素を除去してなるＡｌＩｎＡｓ構成元素層を有するも
のである。
【００２０】
【作用】この発明に係る半導体装置の製造方法において
は、不純物をドープしたＡｌ，Ｉｎ，及びＡｓを構成元
素として含むＡｌＩｎＡｓ構成元素層を形成する工程
と、上記ＡｌＩｎＡｓ構成元素層を熱処理することによ
り、該ＡｌＩｎＡｓ構成元素層にフッ素を混入する工程
と、上記熱処理を行った後、再度熱処理を行うことによ
り上記ＡｌＩｎＡｓ構成元素層中のフッ素を除去する工
程とを含むものとしたから、例えば、不純物をドープし
たＡｌ，Ｉｎ，及びＡｓを構成元素として含むＡｌＩｎ
Ａｓ構成元素層に熱処理を行うことによってフッ素を混
入させる工程が不要な半導体装置の製造方法において
は、積極的に、不純物をドープしたＡｌＩｎＡｓ構成元
素層に熱処理によってフッ素を混入させた後、さらに熱
処理を行ってフッ素を除去することによって、不純物を
ドープしたＡｌＩｎＡｓ構成元素層の電気的特性を劣化
しにくくすることができる。
は、不純物をドープしたＡｌ，Ｉｎ，及びＡｓを構成元
素として含むＡｌＩｎＡｓ構成元素層を形成する工程
と、上記ＡｌＩｎＡｓ構成元素層を熱処理することによ
り、該ＡｌＩｎＡｓ構成元素層にフッ素を混入する工程
と、上記熱処理を行った後、再度熱処理を行うことによ
り上記ＡｌＩｎＡｓ構成元素層中のフッ素を除去する工
程とを含むものとしたから、例えば、不純物をドープし
たＡｌ，Ｉｎ，及びＡｓを構成元素として含むＡｌＩｎ
Ａｓ構成元素層に熱処理を行うことによってフッ素を混
入させる工程が不要な半導体装置の製造方法において
は、積極的に、不純物をドープしたＡｌＩｎＡｓ構成元
素層に熱処理によってフッ素を混入させた後、さらに熱
処理を行ってフッ素を除去することによって、不純物を
ドープしたＡｌＩｎＡｓ構成元素層の電気的特性を劣化
しにくくすることができる。
【００２１】また、熱処理によってフッ素を混入させる
工程を含む半導体装置の製造方法においては、このフッ
素を混入させる工程の後に、熱処理を行ってフッ素を除
去することによって、上記ＡｌＩｎＡｓ構成元素層を電
気的に特性が劣化した状態から回復させることができ、
所望の電気的特性を備えた，不純物をドープしたＡｌＩ
ｎＡｓ構成元素層を得ることができ、かつこの層の再劣
化を防ぐことができる。
工程を含む半導体装置の製造方法においては、このフッ
素を混入させる工程の後に、熱処理を行ってフッ素を除
去することによって、上記ＡｌＩｎＡｓ構成元素層を電
気的に特性が劣化した状態から回復させることができ、
所望の電気的特性を備えた，不純物をドープしたＡｌＩ
ｎＡｓ構成元素層を得ることができ、かつこの層の再劣
化を防ぐことができる。
【００２２】またこの発明にかかる半導体装置の製造方
法においては、上記半導体装置の製造方法において、上
記ＡｌＩｎＡｓ構成元素層中のフッ素を除去する熱処理
工程を、真空中，あるいは、窒素ガスと水素ガスのいず
れか，もしくは両方を供給した雰囲気下で行うものとし
たから、不純物をドープしたＡｌ，Ｉｎ，及びＡｓを構
成元素として含む層からフッ素を除去して、このＡｌＩ
ｎＡｓ構成元素層を熱によって電気的特性が劣化した状
態から回復させることができる。
法においては、上記半導体装置の製造方法において、上
記ＡｌＩｎＡｓ構成元素層中のフッ素を除去する熱処理
工程を、真空中，あるいは、窒素ガスと水素ガスのいず
れか，もしくは両方を供給した雰囲気下で行うものとし
たから、不純物をドープしたＡｌ，Ｉｎ，及びＡｓを構
成元素として含む層からフッ素を除去して、このＡｌＩ
ｎＡｓ構成元素層を熱によって電気的特性が劣化した状
態から回復させることができる。
【００２３】またこの発明にかかる半導体装置の製造方
法においては、上記半導体装置の製造方法において、上
記半導体装置は、高電子移動度トランジスタであり、上
記不純物をドープしたＡｌＩｎＡｓ構成元素層は、上記
高電子移動度トランジスタのキャリア供給層であるもの
としたから、電気的特性が劣化しにくいキャリア供給層
を得ることができる。
法においては、上記半導体装置の製造方法において、上
記半導体装置は、高電子移動度トランジスタであり、上
記不純物をドープしたＡｌＩｎＡｓ構成元素層は、上記
高電子移動度トランジスタのキャリア供給層であるもの
としたから、電気的特性が劣化しにくいキャリア供給層
を得ることができる。
【００２４】また、この発明にかかる半導体装置の製造
方法においては、半絶縁性基板上にアンドープチャネル
層と，不純物をドープしたＡｌ，Ｉｎ，及びＡｓを構成
元素として含むキャリア供給層と，オーミック層とを形
成し、該オーミック層上にソース電極，及びドレイン電
極を形成した後、該ソース電極とドレイン電極とに挟ま
れた領域の上記オーミック層を上記キャリア供給層が露
出するようエッチングして開口部を形成し、上記キャリ
ア供給層を熱処理することにより、該キャリア供給層に
フッ素を混入させ、さらに、再度熱処理を行うことによ
り上記キャリア供給層中のフッ素を除去させた後、上記
開口部内に露出した上記キャリア供給層上にリセス溝を
形成し、該リセス溝の底面上にゲート電極を形成するよ
うにしたから、電気的特性が劣化しにくいキャリア供給
層を得ることができる。
方法においては、半絶縁性基板上にアンドープチャネル
層と，不純物をドープしたＡｌ，Ｉｎ，及びＡｓを構成
元素として含むキャリア供給層と，オーミック層とを形
成し、該オーミック層上にソース電極，及びドレイン電
極を形成した後、該ソース電極とドレイン電極とに挟ま
れた領域の上記オーミック層を上記キャリア供給層が露
出するようエッチングして開口部を形成し、上記キャリ
ア供給層を熱処理することにより、該キャリア供給層に
フッ素を混入させ、さらに、再度熱処理を行うことによ
り上記キャリア供給層中のフッ素を除去させた後、上記
開口部内に露出した上記キャリア供給層上にリセス溝を
形成し、該リセス溝の底面上にゲート電極を形成するよ
うにしたから、電気的特性が劣化しにくいキャリア供給
層を得ることができる。
【００２５】またこの発明にかかる半導体装置において
は、不純物をドープしたＡｌ，Ｉｎ，及びＡｓを構成元
素として含むＡｌＩｎＡｓ構成元素層に対し、熱処理を
施すことにより該層にフッ素を混入し、その後、該層に
対し再度熱処理を行うことにより上記混入したフッ素を
除去してなるＡｌＩｎＡｓ構成元素層を有するものとし
たから、所望の電気的特性を備え、かつこの電気的特性
が劣化しにくい、不純物をドープしたＡｌ，Ｉｎ，及び
Ａｓを構成元素として含む層を備えた半導体装置を得る
ことができる。
は、不純物をドープしたＡｌ，Ｉｎ，及びＡｓを構成元
素として含むＡｌＩｎＡｓ構成元素層に対し、熱処理を
施すことにより該層にフッ素を混入し、その後、該層に
対し再度熱処理を行うことにより上記混入したフッ素を
除去してなるＡｌＩｎＡｓ構成元素層を有するものとし
たから、所望の電気的特性を備え、かつこの電気的特性
が劣化しにくい、不純物をドープしたＡｌ，Ｉｎ，及び
Ａｓを構成元素として含む層を備えた半導体装置を得る
ことができる。
【００２６】
実施例１．図８は従来の半導体装置の熱による電気的特
性の劣化の原因を究明するための検討に用いられた半導
体積層構造の構造を示す図であり、図において、２１は
S.I.−ＩｎＰ基板，２２は厚さが約４０００オングスト
ロームであるｉ−ＡｌＩｎＡｓ層，２３は厚さが約１３
００オングストロームの、不純物としてＳｉをドープし
てなるＡｌＩｎＡｓ層である。
性の劣化の原因を究明するための検討に用いられた半導
体積層構造の構造を示す図であり、図において、２１は
S.I.−ＩｎＰ基板，２２は厚さが約４０００オングスト
ロームであるｉ−ＡｌＩｎＡｓ層，２３は厚さが約１３
００オングストロームの、不純物としてＳｉをドープし
てなるＡｌＩｎＡｓ層である。
【００２７】この検討は、図８に示すような、ＭＢＥ(M
olecular Beam Epitaxy)装置内において、S.I.−ＩｎＰ
基板２１上に，ｉ−ＡｌＩｎＡｓ層２２と，Ｓｉをプレ
ーナドープしてなるＡｌＩｎＡｓ層２３とを順次形成し
てなる半導体積層構造を、成長装置から一旦取り出した
後、窒素雰囲気下で３００℃，４００℃，または４５０
℃のいずれかの温度でそれぞれ１５分間、熱処理した
後、上記半導体積層構造の不純物分析をＳＩＭＳ（Seco
ndary Ion Mass Spectroscopy)を用いて行ったものであ
り、その不純物分析結果は、図９に示すものとなる。
olecular Beam Epitaxy)装置内において、S.I.−ＩｎＰ
基板２１上に，ｉ−ＡｌＩｎＡｓ層２２と，Ｓｉをプレ
ーナドープしてなるＡｌＩｎＡｓ層２３とを順次形成し
てなる半導体積層構造を、成長装置から一旦取り出した
後、窒素雰囲気下で３００℃，４００℃，または４５０
℃のいずれかの温度でそれぞれ１５分間、熱処理した
後、上記半導体積層構造の不純物分析をＳＩＭＳ（Seco
ndary Ion Mass Spectroscopy)を用いて行ったものであ
り、その不純物分析結果は、図９に示すものとなる。
【００２８】図９において、横軸は半導体積層構造の表
面からの距離（単位：μｍ）を示し、縦軸はフッ素の原
子濃度（単位：ｃｍ-3）を示している。また、図中にお
いて、白丸は熱処理前の半導体積層構造のフッ素のプロ
ファイル（分布），白色四角は熱処理温度を３００℃と
した場合のフッ素のプロファイル，白色三角は熱処理温
度を４００℃とした場合のフッ素のプロファイル，黒色
四角は熱処理温度を４５０℃とした場合のフッ素のプロ
ファイルをそれぞれ示している。
面からの距離（単位：μｍ）を示し、縦軸はフッ素の原
子濃度（単位：ｃｍ-3）を示している。また、図中にお
いて、白丸は熱処理前の半導体積層構造のフッ素のプロ
ファイル（分布），白色四角は熱処理温度を３００℃と
した場合のフッ素のプロファイル，白色三角は熱処理温
度を４００℃とした場合のフッ素のプロファイル，黒色
四角は熱処理温度を４５０℃とした場合のフッ素のプロ
ファイルをそれぞれ示している。
【００２９】この検討によると以下のような事実を判明
せしめることができる。即ち、第１に、熱処理によって
19Ｆ（フッ素）が半導体積層構造内に侵入すること、第
２に、19Ｆの量は熱処理温度とともに増加すること、第
３に、19Ｆの侵入量はＳｉドープ層で顕著であること、
第４に、19Ｆはエピ／基板界面にも蓄積すること、であ
る。なお、上記第１の事実については、ＳＩＭＳ測定に
おいて不純物の全質量についてチェックし、質量数１９
を検知して得られた結果に基づくものである。
せしめることができる。即ち、第１に、熱処理によって
19Ｆ（フッ素）が半導体積層構造内に侵入すること、第
２に、19Ｆの量は熱処理温度とともに増加すること、第
３に、19Ｆの侵入量はＳｉドープ層で顕著であること、
第４に、19Ｆはエピ／基板界面にも蓄積すること、であ
る。なお、上記第１の事実については、ＳＩＭＳ測定に
おいて不純物の全質量についてチェックし、質量数１９
を検知して得られた結果に基づくものである。
【００３０】上記第１〜第４の事実から、熱処理により
半導体積層構造中にフッ素（19Ｆ）が侵入するという、
従来知られていなかった新事実が判明した。Ｓｉがドー
プされたＡｌＩｎＡｓ層２３以外の材料についてはフッ
素は全く検知されなかったことから、このようなフッ素
が侵入する現象は、Ｓｉ等の不純物がドープされたＡｌ
ＩｎＡｓ層２３に特有の現象と考えられる。また、フッ
素の混入経路を調査したが、半導体積層構造の成長に用
いたＭＢＥ，ＭＯＣＶＤ等の成長装置内にはフッ素を用
いておらず、実験室内においても特にフッ素を積極的に
は供給していなかった。このため、成長直後のＳｉドー
プＡｌＩｎＡｓ層２３の最表面をＥＳＣＡ(electron sp
ectroscopy for chemical analysis) 法で分析したとこ
ろ、約０．３atomic％のフッ素が検出された。このこと
からフッ素は、半導体製造プロセス等に用いられるフッ
酸（ＨＦ）等から発生したフッ素が実験室内の空気中に
残存しており、この微量のフッ素がＳｉドープＡｌＩｎ
Ａｓ層２３の最表面を一度大気に晒した際に、大気中に
存在する微量のフッ素が引き寄せられて付着し、ＡｌＩ
ｎＡｓ層２３に侵入してしまったものであると考えられ
る。
半導体積層構造中にフッ素（19Ｆ）が侵入するという、
従来知られていなかった新事実が判明した。Ｓｉがドー
プされたＡｌＩｎＡｓ層２３以外の材料についてはフッ
素は全く検知されなかったことから、このようなフッ素
が侵入する現象は、Ｓｉ等の不純物がドープされたＡｌ
ＩｎＡｓ層２３に特有の現象と考えられる。また、フッ
素の混入経路を調査したが、半導体積層構造の成長に用
いたＭＢＥ，ＭＯＣＶＤ等の成長装置内にはフッ素を用
いておらず、実験室内においても特にフッ素を積極的に
は供給していなかった。このため、成長直後のＳｉドー
プＡｌＩｎＡｓ層２３の最表面をＥＳＣＡ(electron sp
ectroscopy for chemical analysis) 法で分析したとこ
ろ、約０．３atomic％のフッ素が検出された。このこと
からフッ素は、半導体製造プロセス等に用いられるフッ
酸（ＨＦ）等から発生したフッ素が実験室内の空気中に
残存しており、この微量のフッ素がＳｉドープＡｌＩｎ
Ａｓ層２３の最表面を一度大気に晒した際に、大気中に
存在する微量のフッ素が引き寄せられて付着し、ＡｌＩ
ｎＡｓ層２３に侵入してしまったものであると考えられ
る。
【００３１】またこのとき、図示していないが、フッ素
以外のＳｉや窒素等の元素についても、熱処理前後にお
いてプロファイルの経時的な変化を調べたところ、熱処
理前後においてほぼ同じプロファイルが得られるという
結果が得られた。
以外のＳｉや窒素等の元素についても、熱処理前後にお
いてプロファイルの経時的な変化を調べたところ、熱処
理前後においてほぼ同じプロファイルが得られるという
結果が得られた。
【００３２】以上のように、熱処理によってＳｉがドー
プされたＡｌＩｎＡｓ層２３に大気中からフッ素が付着
し、侵入しているとともに、その他の元素については熱
処理によるプロファイルの変化が観られなかったことか
ら、このように熱処理によるフッ素が付着し、侵入する
現象によって半導体装置の電気的特性の劣化が起こると
考えられる。
プされたＡｌＩｎＡｓ層２３に大気中からフッ素が付着
し、侵入しているとともに、その他の元素については熱
処理によるプロファイルの変化が観られなかったことか
ら、このように熱処理によるフッ素が付着し、侵入する
現象によって半導体装置の電気的特性の劣化が起こると
考えられる。
【００３３】このようなフッ素の侵入による劣化を防ぐ
ために、大気中に残存しているフッ素を完全に除去する
ことも考えられるが、通常、このような大気中のフッ素
は、半導体製造が行われているプラントにおいては完全
に除去されることなく残存しているものであり、完全な
除去は非常に難しく、このようなフッ素の混入を避ける
ことは困難であると考えられる。
ために、大気中に残存しているフッ素を完全に除去する
ことも考えられるが、通常、このような大気中のフッ素
は、半導体製造が行われているプラントにおいては完全
に除去されることなく残存しているものであり、完全な
除去は非常に難しく、このようなフッ素の混入を避ける
ことは困難であると考えられる。
【００３４】したがって、このようにＳｉ等の不純物が
ドープされたＡｌＩｎＡｓ層の大気に接触した面から熱
処理によりフッ素が侵入する現象がある限りは、不純物
がドープされたＡｌＩｎＡｓ層を備えた半導体装置の熱
処理による劣化は回避できないと考えられる。
ドープされたＡｌＩｎＡｓ層の大気に接触した面から熱
処理によりフッ素が侵入する現象がある限りは、不純物
がドープされたＡｌＩｎＡｓ層を備えた半導体装置の熱
処理による劣化は回避できないと考えられる。
【００３５】また、熱による劣化は上記検討において用
いた熱処理温度よりも低い温度であっても長時間保温す
ることにより、顕在化してくることも確認されている。
図１０は図８に示す半導体積層構造を２００℃の温度で
熱処理した場合のＳｉドープＡｌＩｎＡｓ層２３のキャ
リア濃度と保温時間との関係を示した図であり、図にお
いて、縦軸はキャリア濃度（単位：ｃｍ-3）を示し、横
軸は保温時間（ｈｒ）を示している。この図１０より分
かるように、２００℃の低温による熱処理においても、
１００時間以上保持することにより、キャリア濃度が低
下している。これは、このような温度においても半導体
装置の熱劣化が起こることを示すと同時に、さらに低い
温度でも半導体装置が長期的には劣化する恐れがあるこ
とを示しており、半導体装置の信頼性が非常に低いこと
を示している。
いた熱処理温度よりも低い温度であっても長時間保温す
ることにより、顕在化してくることも確認されている。
図１０は図８に示す半導体積層構造を２００℃の温度で
熱処理した場合のＳｉドープＡｌＩｎＡｓ層２３のキャ
リア濃度と保温時間との関係を示した図であり、図にお
いて、縦軸はキャリア濃度（単位：ｃｍ-3）を示し、横
軸は保温時間（ｈｒ）を示している。この図１０より分
かるように、２００℃の低温による熱処理においても、
１００時間以上保持することにより、キャリア濃度が低
下している。これは、このような温度においても半導体
装置の熱劣化が起こることを示すと同時に、さらに低い
温度でも半導体装置が長期的には劣化する恐れがあるこ
とを示しており、半導体装置の信頼性が非常に低いこと
を示している。
【００３６】図１は本発明の第１の実施例による半導体
装置の製造方法の主要工程を説明するための図であり、
本実施例１による半導体装置の製造方法は、熱処理によ
りフッ素が侵入して劣化した不純物を有するＡｌＩｎＡ
ｓ層に再度熱処理を行うことにより、該不純物を有する
ＡｌＩｎＡｓ層内のフッ素を排除して、半導体装置の品
質を回復させる工程を含むものである。図１において、
１はS.I.−ＩｎＰ基板，２は厚さ約２５００オングスト
ロームのｉ−ＡｌＩｎＡｓ層，３は厚さ約２５００オン
グストロームのＳｉドープＡｌＩｎＡｓ層である。
装置の製造方法の主要工程を説明するための図であり、
本実施例１による半導体装置の製造方法は、熱処理によ
りフッ素が侵入して劣化した不純物を有するＡｌＩｎＡ
ｓ層に再度熱処理を行うことにより、該不純物を有する
ＡｌＩｎＡｓ層内のフッ素を排除して、半導体装置の品
質を回復させる工程を含むものである。図１において、
１はS.I.−ＩｎＰ基板，２は厚さ約２５００オングスト
ロームのｉ−ＡｌＩｎＡｓ層，３は厚さ約２５００オン
グストロームのＳｉドープＡｌＩｎＡｓ層である。
【００３７】また、図２(a),(b) は本実施例１の半導体
装置の製造方法の主要工程を用いて形成された、図１に
示す半導体積層構造のＨａｌｌ測定結果を示す図であ
り、図２(a) は図１に示した半導体積層構造の熱処理時
間（単位：秒）とキャリア濃度ｎ（単位：ｃｍ-3）の関
係を示す図、図２(b) は熱処理時間（単位：秒）と電子
の移動度μ（単位：ｃｍ2/Ｖ・ｓ）との関係を示す図で
ある。図において、斜線をいれた丸は熱処理前の状態を
示し、黒丸は窒素ガスを供給した雰囲気下における熱処
理を行った場合を示しており、白丸は超高真空中におけ
る熱処理を行った場合を示している。
装置の製造方法の主要工程を用いて形成された、図１に
示す半導体積層構造のＨａｌｌ測定結果を示す図であ
り、図２(a) は図１に示した半導体積層構造の熱処理時
間（単位：秒）とキャリア濃度ｎ（単位：ｃｍ-3）の関
係を示す図、図２(b) は熱処理時間（単位：秒）と電子
の移動度μ（単位：ｃｍ2/Ｖ・ｓ）との関係を示す図で
ある。図において、斜線をいれた丸は熱処理前の状態を
示し、黒丸は窒素ガスを供給した雰囲気下における熱処
理を行った場合を示しており、白丸は超高真空中におけ
る熱処理を行った場合を示している。
【００３８】以下、本実施例１の半導体装置の製造方法
の主要工程について図１を用いて説明する。まず、ＭＢ
Ｅ装置内において、S.I.−ＩｎＰ半導体基板１上に，ｉ
−ＡｌＩｎＡｓ層２，ＳｉドープＡｌＩｎＡｓ層３を順
次形成して、図１に示すような、試料となる半導体積層
構造を得た後、該半導体積層構造をＭＢＥ装置より取り
出す。このとき、試料のＨａｌｌ測定を行ったところ、
ＳｉドープＡｌＩｎＡｓ層３のシートキャリア濃度がｎ
＝４×１０18ｃｍ-3，温度が３００Ｋである時の電子移
動度は、μ(300K)＝５００ｃｍ2/Ｖ・ｓであった。
の主要工程について図１を用いて説明する。まず、ＭＢ
Ｅ装置内において、S.I.−ＩｎＰ半導体基板１上に，ｉ
−ＡｌＩｎＡｓ層２，ＳｉドープＡｌＩｎＡｓ層３を順
次形成して、図１に示すような、試料となる半導体積層
構造を得た後、該半導体積層構造をＭＢＥ装置より取り
出す。このとき、試料のＨａｌｌ測定を行ったところ、
ＳｉドープＡｌＩｎＡｓ層３のシートキャリア濃度がｎ
＝４×１０18ｃｍ-3，温度が３００Ｋである時の電子移
動度は、μ(300K)＝５００ｃｍ2/Ｖ・ｓであった。
【００３９】次に、これを窒素雰囲気中で４００℃で１
８分間熱処理して試料の電気的特性を劣化させる。この
時、再度Ｈａｌｌ測定を行うと、キャリア濃度ｎ＝８×
１０16ｃｍ-3，電子の移動度μ(300K)＝３２０ｃｍ2/Ｖ
・ｓと両者ともに低下しており、試料の電気的特性が熱
によって劣化している状態であることがわかる。
８分間熱処理して試料の電気的特性を劣化させる。この
時、再度Ｈａｌｌ測定を行うと、キャリア濃度ｎ＝８×
１０16ｃｍ-3，電子の移動度μ(300K)＝３２０ｃｍ2/Ｖ
・ｓと両者ともに低下しており、試料の電気的特性が熱
によって劣化している状態であることがわかる。
【００４０】次に、この熱によって特性が劣化した試料
をＭＢＥ装置に入れ、侵入したフッ素を系外に排出する
ために、超高真空中で４００℃で７分間の熱処理を行っ
たところ、キャリア濃度ｎ，電子移動度μともに値が熱
処理により劣化した状態から回復し、その後、同様の処
理を継続して行うことにより更に回復していった（図
２）。この時、フッ素プロファイルをＳＩＭＳ測定によ
り測定すると、図１１に示すように、熱によって特性を
劣化させた状態に対して、超高真空中で熱処理を行うと
フッ素濃度が減少していくことがわかった。なお、図１
１において、縦軸はフッ素濃度（単位：ｃｍ-3）を示
し、横軸は表面からの距離（単位：μｍ）を示し、図中
実線は図２のＩの段階のプロファイルを示しており、点
線はIIの段階のプロファイルを示しており、１点鎖線は
III の段階のプロファイルを示している。従って、フッ
素濃度が減少すると、キャリア濃度ｎ，電子移動度μが
回復するといえる。
をＭＢＥ装置に入れ、侵入したフッ素を系外に排出する
ために、超高真空中で４００℃で７分間の熱処理を行っ
たところ、キャリア濃度ｎ，電子移動度μともに値が熱
処理により劣化した状態から回復し、その後、同様の処
理を継続して行うことにより更に回復していった（図
２）。この時、フッ素プロファイルをＳＩＭＳ測定によ
り測定すると、図１１に示すように、熱によって特性を
劣化させた状態に対して、超高真空中で熱処理を行うと
フッ素濃度が減少していくことがわかった。なお、図１
１において、縦軸はフッ素濃度（単位：ｃｍ-3）を示
し、横軸は表面からの距離（単位：μｍ）を示し、図中
実線は図２のＩの段階のプロファイルを示しており、点
線はIIの段階のプロファイルを示しており、１点鎖線は
III の段階のプロファイルを示している。従って、フッ
素濃度が減少すると、キャリア濃度ｎ，電子移動度μが
回復するといえる。
【００４１】さらに、図１２に示すように、Ｓｉドープ
ＡｌＩｎＡｓ層３の熱による電気的特性の劣化時のフッ
素濃度の増加量とキャリア濃度の減少量，及び超高真空
中における熱処理による特性の回復時のフッ素濃度の減
少量とキャリア濃度の増加量を、横軸にフッ素濃度の変
化量の絶対値を，縦軸にキャリア濃度の変化量の絶対値
をとった対数スケールのグラフで表すと、図１２のよう
になる。図１２において、黒丸は熱による特性の劣化時
の値を示し、白丸は該劣化からの特性回復時の値を示し
ている。このように、フッ素濃度の変化量とキャリア濃
度の変化量は一定の関係にあることがわかる。
ＡｌＩｎＡｓ層３の熱による電気的特性の劣化時のフッ
素濃度の増加量とキャリア濃度の減少量，及び超高真空
中における熱処理による特性の回復時のフッ素濃度の減
少量とキャリア濃度の増加量を、横軸にフッ素濃度の変
化量の絶対値を，縦軸にキャリア濃度の変化量の絶対値
をとった対数スケールのグラフで表すと、図１２のよう
になる。図１２において、黒丸は熱による特性の劣化時
の値を示し、白丸は該劣化からの特性回復時の値を示し
ている。このように、フッ素濃度の変化量とキャリア濃
度の変化量は一定の関係にあることがわかる。
【００４２】以上の結果は、熱による特性劣化後に超高
真空中で再度熱処理を行うことにより、フッ素をＳｉド
ープＡｌＩｎＡｓ層３から排出して、ＳｉドープＡｌＩ
ｎＡｓ層３を熱処理により電気的特性が劣化した状態か
ら回復させ、これにより半導体装置を電気的に特性が劣
化した状態から回復させることができることを示してい
る。したがって、熱処理によりフッ素をＳｉドープＡｌ
ＩｎＡｓ層３に混入させる工程を含む半導体装置の製造
方法では、該熱処理の後にさらに超高真空中で熱処理し
てＳｉドープＡｌＩｎＡｓ層３内のフッ素を除去する工
程を備えることによって、所望の電気的特性を備えた半
導体装置を得ることができる。
真空中で再度熱処理を行うことにより、フッ素をＳｉド
ープＡｌＩｎＡｓ層３から排出して、ＳｉドープＡｌＩ
ｎＡｓ層３を熱処理により電気的特性が劣化した状態か
ら回復させ、これにより半導体装置を電気的に特性が劣
化した状態から回復させることができることを示してい
る。したがって、熱処理によりフッ素をＳｉドープＡｌ
ＩｎＡｓ層３に混入させる工程を含む半導体装置の製造
方法では、該熱処理の後にさらに超高真空中で熱処理し
てＳｉドープＡｌＩｎＡｓ層３内のフッ素を除去する工
程を備えることによって、所望の電気的特性を備えた半
導体装置を得ることができる。
【００４３】また、その後、雰囲気を窒素ガスを供給し
た雰囲気に替え、さらに半導体積層構造を再度熱により
劣化させることを試みたが、図２に示すように、キャリ
ア濃度ｎは減少せず、また、図１１に示すように、フッ
素プロファイルは増加せず、再度の熱による劣化は起こ
らず、一度回復過程に入った試料は再度の窒素中の熱処
理に対して耐性を持つ、即ち熱処理に対して安定となる
ことがわかった。したがって、一度熱により劣化したＳ
ｉドープＡｌＩｎＡｓ層３を超高真空中において熱処理
することにより、該ＳｉドープＡｌＩｎＡｓ層３が再度
劣化しにくくなり、劣化のしにくい信頼性の高い半導体
装置を得ることができる。
た雰囲気に替え、さらに半導体積層構造を再度熱により
劣化させることを試みたが、図２に示すように、キャリ
ア濃度ｎは減少せず、また、図１１に示すように、フッ
素プロファイルは増加せず、再度の熱による劣化は起こ
らず、一度回復過程に入った試料は再度の窒素中の熱処
理に対して耐性を持つ、即ち熱処理に対して安定となる
ことがわかった。したがって、一度熱により劣化したＳ
ｉドープＡｌＩｎＡｓ層３を超高真空中において熱処理
することにより、該ＳｉドープＡｌＩｎＡｓ層３が再度
劣化しにくくなり、劣化のしにくい信頼性の高い半導体
装置を得ることができる。
【００４４】さらに、上述したように、回復過程に入っ
たＳｉドープＡｌＩｎＡｓ層３が再度劣化しにくくなる
性質を利用して、ＳｉドープＡｌＩｎＡｓ層３を大気に
接触させた後、熱処理することにより、該ＳｉドープＡ
ｌＩｎＡｓ層３にフッ素を積極的に混入して特性を劣化
させた後、フッ素のプロファイルが安定化するまで再度
熱処理することにより、高温による信頼性試験にも十分
に耐えられる、劣化のしにくい信頼性の高い半導体装置
を得ることも可能である。
たＳｉドープＡｌＩｎＡｓ層３が再度劣化しにくくなる
性質を利用して、ＳｉドープＡｌＩｎＡｓ層３を大気に
接触させた後、熱処理することにより、該ＳｉドープＡ
ｌＩｎＡｓ層３にフッ素を積極的に混入して特性を劣化
させた後、フッ素のプロファイルが安定化するまで再度
熱処理することにより、高温による信頼性試験にも十分
に耐えられる、劣化のしにくい信頼性の高い半導体装置
を得ることも可能である。
【００４５】このように、本実施例の半導体装置の製造
方法によれば、ＳｉドープＡｌＩｎＡｓ層２３を大気に
接触させた後、窒素雰囲気下で熱処理によりフッ素をＳ
ｉドープＡｌＩｎＡｓ層３に混入させる工程と、該熱処
理の後にさらに超高真空中で熱処理してＳｉドープＡｌ
ＩｎＡｓ層３内のフッ素を除去する工程とを備えたか
ら、所望の電気的特性を備えた、再劣化の起こりにくい
信頼性の高い半導体装置を得られる効果がある。
方法によれば、ＳｉドープＡｌＩｎＡｓ層２３を大気に
接触させた後、窒素雰囲気下で熱処理によりフッ素をＳ
ｉドープＡｌＩｎＡｓ層３に混入させる工程と、該熱処
理の後にさらに超高真空中で熱処理してＳｉドープＡｌ
ＩｎＡｓ層３内のフッ素を除去する工程とを備えたか
ら、所望の電気的特性を備えた、再劣化の起こりにくい
信頼性の高い半導体装置を得られる効果がある。
【００４６】なお、本実施例１においては、ＡｌＩｎＡ
ｓ層３の不純物がＳｉである場合について説明したが、
本発明はＡｌＩｎＡｓ層の不純物がその他の不純物，例
えばＳｎ（錫）等である場合においても適用できるもの
であり、このような場合においても上記実施例と同様の
効果を奏する。
ｓ層３の不純物がＳｉである場合について説明したが、
本発明はＡｌＩｎＡｓ層の不純物がその他の不純物，例
えばＳｎ（錫）等である場合においても適用できるもの
であり、このような場合においても上記実施例と同様の
効果を奏する。
【００４７】また、本実施例１においては、Ｓｉドープ
ＡｌＩｎＡｓ層３にフッ素を混入させる熱処理を窒素雰
囲気下で行うようにしたが、本発明はこの熱処理を水素
等のその他のキャリアガスを供給した雰囲気下で行うよ
うにした場合についても適用できるものであり、このよ
うな場合においても上記実施例と同様の効果を奏する。
ＡｌＩｎＡｓ層３にフッ素を混入させる熱処理を窒素雰
囲気下で行うようにしたが、本発明はこの熱処理を水素
等のその他のキャリアガスを供給した雰囲気下で行うよ
うにした場合についても適用できるものであり、このよ
うな場合においても上記実施例と同様の効果を奏する。
【００４８】実施例２．図３は本発明の第２の実施例に
よる半導体装置の製造方法を説明するための図である。
上記実施例１においては、不純物を含むＡｌＩｎＡｓ層
に熱処理により混入したフッ素を除去するための再熱処
理を、超高真空中で行う場合について説明したが、本実
施例２においては、この再熱処理を水素ガス，または窒
素ガスを供給した雰囲気下で行うようにしたものであ
り、図３は、再熱処理雰囲気を、水素ガス，または窒素
ガスを供給した雰囲気、あるいは超高真空とした場合に
おいて、熱により劣化させた図１に示した半導体積層構
造のＳｉドープＡｌＩｎＡｓ層３のキャリア濃度を、熱
による劣化前のキャリア濃度の半分まで回復させるため
に要した再熱処理時間（単位：分）を示している。な
お、この時の処理温度は４００℃とした。
よる半導体装置の製造方法を説明するための図である。
上記実施例１においては、不純物を含むＡｌＩｎＡｓ層
に熱処理により混入したフッ素を除去するための再熱処
理を、超高真空中で行う場合について説明したが、本実
施例２においては、この再熱処理を水素ガス，または窒
素ガスを供給した雰囲気下で行うようにしたものであ
り、図３は、再熱処理雰囲気を、水素ガス，または窒素
ガスを供給した雰囲気、あるいは超高真空とした場合に
おいて、熱により劣化させた図１に示した半導体積層構
造のＳｉドープＡｌＩｎＡｓ層３のキャリア濃度を、熱
による劣化前のキャリア濃度の半分まで回復させるため
に要した再熱処理時間（単位：分）を示している。な
お、この時の処理温度は４００℃とした。
【００４９】図３に示すように、水素ガス，または窒素
ガスを供給した雰囲気下における再熱処理においても、
キャリア濃度が回復していることから、このような雰囲
気下における再熱処理を行った場合においても、半導体
積層構造を熱により劣化した状態から回復させて、熱に
よる電気的特性の劣化の少ない半導体装置が得られるこ
とがわかる。また、超高真空中における再熱処理が最も
劣化からの回復に要する時間が短く、窒素ガス雰囲気下
における再熱処理が最も回復に時間がかかることを示し
ている。
ガスを供給した雰囲気下における再熱処理においても、
キャリア濃度が回復していることから、このような雰囲
気下における再熱処理を行った場合においても、半導体
積層構造を熱により劣化した状態から回復させて、熱に
よる電気的特性の劣化の少ない半導体装置が得られるこ
とがわかる。また、超高真空中における再熱処理が最も
劣化からの回復に要する時間が短く、窒素ガス雰囲気下
における再熱処理が最も回復に時間がかかることを示し
ている。
【００５０】このように本実施例の半導体装置の製造方
法によれば、熱処理によりＳｉドープＡｌＩｎＡｓ層３
内のフッ素を除去する工程を、水素ガス，または窒素ガ
スの何れかを供給した雰囲気下で行うようにしたから、
上記実施例１と同様の効果を奏する。
法によれば、熱処理によりＳｉドープＡｌＩｎＡｓ層３
内のフッ素を除去する工程を、水素ガス，または窒素ガ
スの何れかを供給した雰囲気下で行うようにしたから、
上記実施例１と同様の効果を奏する。
【００５１】さらに、本実施例２の半導体装置の製造方
法によれば、超高真空状態を用いる必要がないため、例
えば、加熱手段と、窒素の連続的な供給手段とを備え
た、設備の簡単な窒素炉を用いることによってフッ素を
除去する熱処理工程を行うことが可能となり、安価に所
望の特性を有する半導体装置を得ることができる。
法によれば、超高真空状態を用いる必要がないため、例
えば、加熱手段と、窒素の連続的な供給手段とを備え
た、設備の簡単な窒素炉を用いることによってフッ素を
除去する熱処理工程を行うことが可能となり、安価に所
望の特性を有する半導体装置を得ることができる。
【００５２】なお、上記実施例２においては、水素ガ
ス，または窒素ガスのいずれかを供給した雰囲気下で熱
処理を行うようにしたが、本発明は、水素ガスと窒素ガ
スとを混合して供給した雰囲気下で熱処理を行うように
してもよく、このような場合においても上記実施例２と
同様の効果を奏する。
ス，または窒素ガスのいずれかを供給した雰囲気下で熱
処理を行うようにしたが、本発明は、水素ガスと窒素ガ
スとを混合して供給した雰囲気下で熱処理を行うように
してもよく、このような場合においても上記実施例２と
同様の効果を奏する。
【００５３】実施例３．図４は本発明の第３の実施例に
よる，上記実施例１において説明した半導体装置の製造
方法を用いたＨＥＭＴの製造方法を示す断面図であり、
図において、１１はS.I.−ＩｎＰ基板，１２は厚さ約２
５００オングストロームのＡｌＩｎＡｓバッファ層，１
３は厚さ約５００オングストロームのアンドープＩｎＧ
ａＡｓチャネル層，１４は厚さ約３４０オングストロー
ムのＡｌＩｎＡｓキャリア供給層であり、この層１４中
の、ＩｎＧａＡｓチャネル層１３よりの高さが約２０オ
ングストロームの位置にＳｉ等の不純物がプレーナドー
プ（１４ａ）されている。１６は厚さ約５００オングス
トロームのｎ−ＩｎＧａＡｓオーミック層，１６ａは該
ｎ−ＩｎＧａＡｓオーミック層１６に形成された開口
部，１７はソース電極，１８はドレイン電極，１９はリ
セス溝形成に用いるＥＢ（Electron Beam:電子ビーム）
レジスト，２０はゲート電極２４の形成に用いるフォト
レジストである。
よる，上記実施例１において説明した半導体装置の製造
方法を用いたＨＥＭＴの製造方法を示す断面図であり、
図において、１１はS.I.−ＩｎＰ基板，１２は厚さ約２
５００オングストロームのＡｌＩｎＡｓバッファ層，１
３は厚さ約５００オングストロームのアンドープＩｎＧ
ａＡｓチャネル層，１４は厚さ約３４０オングストロー
ムのＡｌＩｎＡｓキャリア供給層であり、この層１４中
の、ＩｎＧａＡｓチャネル層１３よりの高さが約２０オ
ングストロームの位置にＳｉ等の不純物がプレーナドー
プ（１４ａ）されている。１６は厚さ約５００オングス
トロームのｎ−ＩｎＧａＡｓオーミック層，１６ａは該
ｎ−ＩｎＧａＡｓオーミック層１６に形成された開口
部，１７はソース電極，１８はドレイン電極，１９はリ
セス溝形成に用いるＥＢ（Electron Beam:電子ビーム）
レジスト，２０はゲート電極２４の形成に用いるフォト
レジストである。
【００５４】次に製造方法について説明する。まず、Ｍ
ＢＥ（Molecular Beam Epitaxy) 装置内において、Ｉｎ
Ｐ基板１１上にＡｌＩｎＡｓ層１２，ＩｎＧａＡｓチャ
ネル層１３を順次形成し、さらに約２０オングストロー
ムの厚さのＡｌＩｎＡｓ層１４ａを形成し、これにＳｉ
プレーナドープ１４を行った後、その上に約３２０オン
グストロームの厚さのＡｌＩｎＡｓ層を形成してＡｌＩ
ｎＡｓキャリア供給層１４を形成し、その後、ｎ−Ｉｎ
ＧａＡｓオーミック層１６を設け、半導体積層構造を得
る。
ＢＥ（Molecular Beam Epitaxy) 装置内において、Ｉｎ
Ｐ基板１１上にＡｌＩｎＡｓ層１２，ＩｎＧａＡｓチャ
ネル層１３を順次形成し、さらに約２０オングストロー
ムの厚さのＡｌＩｎＡｓ層１４ａを形成し、これにＳｉ
プレーナドープ１４を行った後、その上に約３２０オン
グストロームの厚さのＡｌＩｎＡｓ層を形成してＡｌＩ
ｎＡｓキャリア供給層１４を形成し、その後、ｎ−Ｉｎ
ＧａＡｓオーミック層１６を設け、半導体積層構造を得
る。
【００５５】その後、該半導体積層構造をＭＢＥ装置内
より取り出し、蒸着およびリフトオフにより、ソース電
極１７，ドレイン電極１８を形成し、次に、上記半導体
積層構造の表面にＥＢレジスト（図示せず）を形成し、
ＥＢ（電子ビーム）露光を行ってパターニングを行い、
これをマスクとして、水に過酸化水素（Ｈ2 Ｏ2 ）と有
機酸とを加えたエッチャントを用いた選択的なエッチン
グにより、該ソース電極１７とドレイン電極１８とによ
り挟まれた領域のｎ−ＩｎＧａＡｓオーミック層１６を
除去して開口部１６ａを形成し、その後、ＥＢレジスト
を除去する（図４(a))。この段階で、上記開口部内にＡ
ｌＩｎＡｓキャリア供給層１４が露出し、該ＡｌＩｎＡ
ｓキャリア供給層１４の表面にフッ素が付着する。
より取り出し、蒸着およびリフトオフにより、ソース電
極１７，ドレイン電極１８を形成し、次に、上記半導体
積層構造の表面にＥＢレジスト（図示せず）を形成し、
ＥＢ（電子ビーム）露光を行ってパターニングを行い、
これをマスクとして、水に過酸化水素（Ｈ2 Ｏ2 ）と有
機酸とを加えたエッチャントを用いた選択的なエッチン
グにより、該ソース電極１７とドレイン電極１８とによ
り挟まれた領域のｎ−ＩｎＧａＡｓオーミック層１６を
除去して開口部１６ａを形成し、その後、ＥＢレジスト
を除去する（図４(a))。この段階で、上記開口部内にＡ
ｌＩｎＡｓキャリア供給層１４が露出し、該ＡｌＩｎＡ
ｓキャリア供給層１４の表面にフッ素が付着する。
【００５６】続いて、上記実施例１において説明したよ
うに、窒素や水素等のキャリアガスを含む雰囲気下で熱
処理を行い、ＡｌＩｎＡｓキャリア供給層１４の表面上
に付着したフッ素をＡｌＩｎＡｓキャリア供給層１４内
に混入させた後、さらに、超高真空中でフッ素を除去す
るための熱処理を行う。
うに、窒素や水素等のキャリアガスを含む雰囲気下で熱
処理を行い、ＡｌＩｎＡｓキャリア供給層１４の表面上
に付着したフッ素をＡｌＩｎＡｓキャリア供給層１４内
に混入させた後、さらに、超高真空中でフッ素を除去す
るための熱処理を行う。
【００５７】その後、上記半導体積層構造の表面にＥＢ
レジスト１９と、フォトレジスト２０を形成し、該フォ
トレジスト２０にステッパ露光を行い、該フォトレジス
ト２０の，上記ソース電極１７と，ドレイン電極１８と
の間の領域を除去して開口部を形成し、さらに、該フォ
トレジスト２０の開口部内の、上記開口部１６ａ上の領
域のＥＢレジスト１９に対してＥＢ露光を行って開口部
を形成し、該ＥＢレジスト１９をマスクとしてＡｌＩｎ
Ａｓキャリア供給層１４に、水に過酸化水素とリン酸
（Ｐ2 Ｏ5 ）とを加えたエッチャントを用いたエッチン
グを行ってリセス溝を形成する（図４(b))。
レジスト１９と、フォトレジスト２０を形成し、該フォ
トレジスト２０にステッパ露光を行い、該フォトレジス
ト２０の，上記ソース電極１７と，ドレイン電極１８と
の間の領域を除去して開口部を形成し、さらに、該フォ
トレジスト２０の開口部内の、上記開口部１６ａ上の領
域のＥＢレジスト１９に対してＥＢ露光を行って開口部
を形成し、該ＥＢレジスト１９をマスクとしてＡｌＩｎ
Ａｓキャリア供給層１４に、水に過酸化水素とリン酸
（Ｐ2 Ｏ5 ）とを加えたエッチャントを用いたエッチン
グを行ってリセス溝を形成する（図４(b))。
【００５８】その後、上記半導体積層構造の表面にゲー
トメタルを蒸着し、ＥＢレジスト１９及びフォトレジス
ト２０を除去して、不要なゲートメタルをリフトオフし
てゲート電極２４を設け、図４(c) に示すようなＨＥＭ
Ｔを得る。
トメタルを蒸着し、ＥＢレジスト１９及びフォトレジス
ト２０を除去して、不要なゲートメタルをリフトオフし
てゲート電極２４を設け、図４(c) に示すようなＨＥＭ
Ｔを得る。
【００５９】本実施例３のＨＥＭＴは、ＩｎＧａＡｓチ
ャネル層１３上にＡｌＩｎＡｓキャリア供給層１４を接
合させることにより、チャネル層１３のキャリア供給層
１４側の界面領域に電子の移動度が高い２次元電子ガス
を生じさせて、高速動作を可能としたトランジスタであ
る。ここで、従来の製造方法においては、図４(a) に示
す工程の後に、上記実施例１に示すような熱処理工程を
備えてはいなかったため、ＡｌＩｎＡｓキャリア供給層
１４の表面に付着したフッ素が該キャリア供給層１４に
混入して、キャリア供給層１４がＨＥＭＴの動作中に劣
化していき、２次元電子ガスのシートキャリア濃度が低
下してしまい、所望の特性を備えたＨＥＭＴが得られな
くなるという問題があり、このため、信頼性の高いＨＥ
ＭＴを得ることは非常に困難であった。例えば、このよ
うな従来のＨＥＭＴの，１７０℃におけるＭＴＴＦ（Me
an time to failure：劣化までの平均時間）は１０3 時
間程度であり、実用レベルに達しているものは少なかっ
た。
ャネル層１３上にＡｌＩｎＡｓキャリア供給層１４を接
合させることにより、チャネル層１３のキャリア供給層
１４側の界面領域に電子の移動度が高い２次元電子ガス
を生じさせて、高速動作を可能としたトランジスタであ
る。ここで、従来の製造方法においては、図４(a) に示
す工程の後に、上記実施例１に示すような熱処理工程を
備えてはいなかったため、ＡｌＩｎＡｓキャリア供給層
１４の表面に付着したフッ素が該キャリア供給層１４に
混入して、キャリア供給層１４がＨＥＭＴの動作中に劣
化していき、２次元電子ガスのシートキャリア濃度が低
下してしまい、所望の特性を備えたＨＥＭＴが得られな
くなるという問題があり、このため、信頼性の高いＨＥ
ＭＴを得ることは非常に困難であった。例えば、このよ
うな従来のＨＥＭＴの，１７０℃におけるＭＴＴＦ（Me
an time to failure：劣化までの平均時間）は１０3 時
間程度であり、実用レベルに達しているものは少なかっ
た。
【００６０】しかし、本実施例３による製造方法によれ
ば、リセス形成のためにｎ−ＩｎＧａＡｓオーミック層
１６に開口部１６ａを形成してＡｌＩｎＡｓキャリア供
給層１４を大気に接触させた後に、上記実施例１に示し
たように熱処理によりＡｌＩｎＡｓキャリア供給層１４
にフッ素を混入させ、さらに超高真空中においてフッ素
を除去する工程を加えたことにより、ＡｌＩｎＡｓキャ
リア供給層１４を劣化しにくくすることができるので、
信頼性の高いＨＥＭＴを得ることができる効果がある。
ば、リセス形成のためにｎ−ＩｎＧａＡｓオーミック層
１６に開口部１６ａを形成してＡｌＩｎＡｓキャリア供
給層１４を大気に接触させた後に、上記実施例１に示し
たように熱処理によりＡｌＩｎＡｓキャリア供給層１４
にフッ素を混入させ、さらに超高真空中においてフッ素
を除去する工程を加えたことにより、ＡｌＩｎＡｓキャ
リア供給層１４を劣化しにくくすることができるので、
信頼性の高いＨＥＭＴを得ることができる効果がある。
【００６１】例えば、このような製造方法を用いること
により、１７０℃におけるＭＴＴＦを１０6 時間以上
と、従来のものより約３桁飛躍的に向上したＨＥＭＴを
得ることができているものである。
により、１７０℃におけるＭＴＴＦを１０6 時間以上
と、従来のものより約３桁飛躍的に向上したＨＥＭＴを
得ることができているものである。
【００６２】このように本実施例３においては、Ｓｉプ
レーナドープされたＡｌＩｎＡｓキャリア供給層１４に
熱処理によりフッ素を混入させる工程と、超高真空中に
おいて熱処理によりフッ素を除去する工程とを備えたか
ら、信頼性の高いＨＥＭＴを提供することができる。
レーナドープされたＡｌＩｎＡｓキャリア供給層１４に
熱処理によりフッ素を混入させる工程と、超高真空中に
おいて熱処理によりフッ素を除去する工程とを備えたか
ら、信頼性の高いＨＥＭＴを提供することができる。
【００６３】なお上記実施例３においては、フッ素を除
去するための熱処理を、超高真空中で行うようにした
が、本発明は、上記実施例２において説明したように、
熱処理を窒素ガス雰囲気下，あるいは水素ガス雰囲気下
で行うようにしてもよく、このような場合においても上
記実施例３と同様の効果を奏する。
去するための熱処理を、超高真空中で行うようにした
が、本発明は、上記実施例２において説明したように、
熱処理を窒素ガス雰囲気下，あるいは水素ガス雰囲気下
で行うようにしてもよく、このような場合においても上
記実施例３と同様の効果を奏する。
【００６４】また上記実施例３においては、リセス形成
のためにｎ−ＩｎＧａＡｓオーミック層１６に開口部を
形成してＡｌＩｎＡｓキャリア供給層１４を大気に接触
させた後に、フッ素の混入，及びフッ素の除去のための
熱処理を行うようにしたが、本発明は、ＡｌＩｎＡｓキ
ャリア供給層１４の形成後であれば、該ＡｌＩｎＡｓキ
ャリア供給層１４を大気に接触させた後に、熱処理する
工程をどの段階において行うようにしてもよく、このよ
うな場合においても上記実施例と同様の効果を奏する。
のためにｎ−ＩｎＧａＡｓオーミック層１６に開口部を
形成してＡｌＩｎＡｓキャリア供給層１４を大気に接触
させた後に、フッ素の混入，及びフッ素の除去のための
熱処理を行うようにしたが、本発明は、ＡｌＩｎＡｓキ
ャリア供給層１４の形成後であれば、該ＡｌＩｎＡｓキ
ャリア供給層１４を大気に接触させた後に、熱処理する
工程をどの段階において行うようにしてもよく、このよ
うな場合においても上記実施例と同様の効果を奏する。
【００６５】なお上記実施例１ないし３においては、半
導体積層構造の形成方法としてＭＢＥを用いた場合につ
いて説明したが、本発明は半導体積層構造の形成方法と
して、その他のガスソースＭＢＥや，ＣＢＥ（Chemical
Beam Epitaxy)，ＭＯＣＶＤ（Metal Organic Chemical
Vapor Deposition)等の成長方法を用いるようにしても
よく、上記各実施例と同様の効果を奏する。
導体積層構造の形成方法としてＭＢＥを用いた場合につ
いて説明したが、本発明は半導体積層構造の形成方法と
して、その他のガスソースＭＢＥや，ＣＢＥ（Chemical
Beam Epitaxy)，ＭＯＣＶＤ（Metal Organic Chemical
Vapor Deposition)等の成長方法を用いるようにしても
よく、上記各実施例と同様の効果を奏する。
【００６６】また上記実施例１ないし３においては、不
純物をドープしてなるＡｌＩｎＡｓ層を有する半導体装
置について説明したが、本発明は不純物をドープしてな
るＡｌＧａＩｎＡｓ層を有する半導体装置を用いた場合
についても適用できるものであり、このような場合にお
いても上記各実施例と同様の効果を奏する。
純物をドープしてなるＡｌＩｎＡｓ層を有する半導体装
置について説明したが、本発明は不純物をドープしてな
るＡｌＧａＩｎＡｓ層を有する半導体装置を用いた場合
についても適用できるものであり、このような場合にお
いても上記各実施例と同様の効果を奏する。
【００６７】
【発明の効果】以上のようにこの発明に係る半導体装置
の製造方法によれば、不純物をドープしたＡｌ，Ｉｎ，
及びＡｓを構成元素として含むＡｌＩｎＡｓ構成元素層
を形成する工程と、上記ＡｌＩｎＡｓ構成元素層を熱処
理することにより、該ＡｌＩｎＡｓ構成元素層にフッ素
を混入する工程と、上記熱処理を行った後、再度熱処理
を行うことにより上記ＡｌＩｎＡｓ構成元素層中のフッ
素を除去する工程とを含むものとしたから、不純物をド
ープしたＡｌＩｎＡｓ構成元素層の電気的特性を劣化し
にくくすることができ、信頼性の高い半導体装置を提供
できる効果がある。
の製造方法によれば、不純物をドープしたＡｌ，Ｉｎ，
及びＡｓを構成元素として含むＡｌＩｎＡｓ構成元素層
を形成する工程と、上記ＡｌＩｎＡｓ構成元素層を熱処
理することにより、該ＡｌＩｎＡｓ構成元素層にフッ素
を混入する工程と、上記熱処理を行った後、再度熱処理
を行うことにより上記ＡｌＩｎＡｓ構成元素層中のフッ
素を除去する工程とを含むものとしたから、不純物をド
ープしたＡｌＩｎＡｓ構成元素層の電気的特性を劣化し
にくくすることができ、信頼性の高い半導体装置を提供
できる効果がある。
【００６８】また、電気的特性の劣化の少ない，不純物
をドープしたＡｌＩｎＡｓ構成元素層を得ることがで
き、所望の電気的特性を備えた半導体装置を提供できる
効果がある。
をドープしたＡｌＩｎＡｓ構成元素層を得ることがで
き、所望の電気的特性を備えた半導体装置を提供できる
効果がある。
【００６９】またこの発明によれば、上記半導体装置の
製造方法において、上記ＡｌＩｎＡｓ構成元素層中のフ
ッ素を除去する熱処理工程を、真空中，あるいは、窒素
ガスと水素ガスのいずれか，もしくは両方を供給した雰
囲気下で行うものとしたから、所望の電気的特性を備え
た、信頼性の高い半導体装置を提供できる効果がある。
製造方法において、上記ＡｌＩｎＡｓ構成元素層中のフ
ッ素を除去する熱処理工程を、真空中，あるいは、窒素
ガスと水素ガスのいずれか，もしくは両方を供給した雰
囲気下で行うものとしたから、所望の電気的特性を備え
た、信頼性の高い半導体装置を提供できる効果がある。
【００７０】またこの発明によれば、上記半導体装置の
製造方法において、上記半導体装置がＨＥＭＴであり、
上記不純物を有するＡｌ，Ｉｎ，及びＡｓを構成元素と
して含む層を、上記ＨＥＭＴのキャリア供給層としたか
ら、電気的特性が劣化しにくいキャリア供給層を得るこ
とができ、信頼性の高いＨＥＭＴを提供できる効果があ
る。
製造方法において、上記半導体装置がＨＥＭＴであり、
上記不純物を有するＡｌ，Ｉｎ，及びＡｓを構成元素と
して含む層を、上記ＨＥＭＴのキャリア供給層としたか
ら、電気的特性が劣化しにくいキャリア供給層を得るこ
とができ、信頼性の高いＨＥＭＴを提供できる効果があ
る。
【００７１】また、この発明にかかる半導体装置の製造
方法によれば、半絶縁性基板上にアンドープチャネル層
と，不純物をドープしたＡｌ，Ｉｎ，及びＡｓを構成元
素として含むキャリア供給層と，オーミック層とを形成
し、該オーミック層上にソース電極，及びドレイン電極
を形成した後、該ソース電極とドレイン電極とに挟まれ
た領域の上記オーミック層を上記キャリア供給層が露出
するようエッチングして開口部を形成し、上記キャリア
供給層を熱処理することにより、該キャリア供給層にフ
ッ素を混入させ、さらに、再度熱処理を行うことにより
上記キャリア供給層中のフッ素を除去させた後、上記開
口部内に露出した上記キャリア供給層上にリセス溝を形
成し、該リセス溝の底面上にゲート電極を形成するよう
にしたから、電気的特性が劣化しにくいキャリア供給層
を得ることができ、信頼性の高い半導体装置を提供でき
る効果がある。
方法によれば、半絶縁性基板上にアンドープチャネル層
と，不純物をドープしたＡｌ，Ｉｎ，及びＡｓを構成元
素として含むキャリア供給層と，オーミック層とを形成
し、該オーミック層上にソース電極，及びドレイン電極
を形成した後、該ソース電極とドレイン電極とに挟まれ
た領域の上記オーミック層を上記キャリア供給層が露出
するようエッチングして開口部を形成し、上記キャリア
供給層を熱処理することにより、該キャリア供給層にフ
ッ素を混入させ、さらに、再度熱処理を行うことにより
上記キャリア供給層中のフッ素を除去させた後、上記開
口部内に露出した上記キャリア供給層上にリセス溝を形
成し、該リセス溝の底面上にゲート電極を形成するよう
にしたから、電気的特性が劣化しにくいキャリア供給層
を得ることができ、信頼性の高い半導体装置を提供でき
る効果がある。
【００７２】また、この発明に係る半導体装置によれ
ば、不純物をドープしたＡｌ，Ｉｎ，及びＡｓを構成元
素として含むＡｌＩｎＡｓ構成元素層に対し、熱処理を
施すことにより該層にフッ素を混入し、その後、該層に
対し再度熱処理を行うことにより上記混入したフッ素を
除去してなるＡｌＩｎＡｓ構成元素層を有するものとし
たから、所望の電気的特性を備えた、信頼性の高い半導
体装置を提供できる効果がある。
ば、不純物をドープしたＡｌ，Ｉｎ，及びＡｓを構成元
素として含むＡｌＩｎＡｓ構成元素層に対し、熱処理を
施すことにより該層にフッ素を混入し、その後、該層に
対し再度熱処理を行うことにより上記混入したフッ素を
除去してなるＡｌＩｎＡｓ構成元素層を有するものとし
たから、所望の電気的特性を備えた、信頼性の高い半導
体装置を提供できる効果がある。
【図１】 この発明の第１の実施例による半導体装置の
製造方法を説明するための、半導体積層構造を示す図で
ある。
製造方法を説明するための、半導体積層構造を示す図で
ある。
【図２】 この発明の第１の実施例による半導体装置の
製造方法を説明するための図である。
製造方法を説明するための図である。
【図３】 この発明の第２の実施例による半導体装置の
製造方法を説明するための図である。
製造方法を説明するための図である。
【図４】 この発明の第３の実施例によるＨＥＭＴの製
造方法を示す断面工程図である。
造方法を示す断面工程図である。
【図５】 従来の半導体装置の一例であるＨＥＭＴの構
造を示す図（図５(a))，及び従来のＨＥＭＴの熱処理に
より発生する電気的特性の劣化を示す図である。
造を示す図（図５(a))，及び従来のＨＥＭＴの熱処理に
より発生する電気的特性の劣化を示す図である。
【図６】 従来の半導体装置の製造方法における熱処理
工程により発生する半導体装置の電気的特性の劣化を説
明するための、半導体積層構造を示す図である。
工程により発生する半導体装置の電気的特性の劣化を説
明するための、半導体積層構造を示す図である。
【図７】 従来の半導体装置の製造方法における熱処理
工程により発生する半導体装置の電気的特性の劣化を説
明するための、シートキャリア濃度と熱処理温度との関
係を示す図である。
工程により発生する半導体装置の電気的特性の劣化を説
明するための、シートキャリア濃度と熱処理温度との関
係を示す図である。
【図８】 従来の半導体装置の製造方法における熱処理
工程により発生する半導体装置の電気的特性の劣化を説
明するための図である。
工程により発生する半導体装置の電気的特性の劣化を説
明するための図である。
【図９】 従来の半導体装置の製造方法における、熱処
理工程により発生する半導体装置の電気的特性の劣化を
説明するための、フッ素プロファイルを示す図である。
理工程により発生する半導体装置の電気的特性の劣化を
説明するための、フッ素プロファイルを示す図である。
【図１０】 従来の半導体装置の製造方法における、２
００℃の熱処理工程により発生する半導体装置の電気的
特性の劣化を説明するための図である。
００℃の熱処理工程により発生する半導体装置の電気的
特性の劣化を説明するための図である。
【図１１】 この発明の第１の実施例による半導体装置
の製造方法を説明するための、フッ素プロファイルを示
す図である。
の製造方法を説明するための、フッ素プロファイルを示
す図である。
【図１２】 この発明の第１の実施例による半導体装置
の製造方法を説明するための、フッ素濃度の変化量と、
キャリア濃度の変化量との関係を示す図である。
の製造方法を説明するための、フッ素濃度の変化量と、
キャリア濃度の変化量との関係を示す図である。
１，１１，２１，１０１，１１１ S.I.−ＩｎＰ基板、
２，２２，１１２ ｉ−ＡｌＩｎＡｓ層、３，２３ Ｓ
ｉドープＡｌＩｎＡｓ層、１２ アンドープＡｌＩｎＡ
ｓ層、１３ アンドープＩｎＧａＡｓチャネル層、１
４，１１４ ＡｌＩｎＡｓキャリア供給層、１４ａ Ｓ
ｉプレーナドープ、１６ ｎ−ＩｎＧａＡｓオーミック
層、１６ａ 開口部、１７，１０８ ソース電極、１
８，１０９ドレイン電極、１９ ＥＢレジスト、２０
フォトレジスト、２４，１１０ ゲート電極、１０２
アンドープＩｎＰ層、１０３ アンドープＩｎＧａＡｓ
チャネル層、１０４，１１５ スペーサ層、１０５ ｎ
+ −ＩｎＡｌＡｓキャリア供給層、１０６ ショットキ
ー形成層、１０７ ｎ+ −ＩｎＧａＡｓオーミック層、
１１３ ＩｎＧａＡｓチャネル層、１１６ ２次元電子
ガス層。
２，２２，１１２ ｉ−ＡｌＩｎＡｓ層、３，２３ Ｓ
ｉドープＡｌＩｎＡｓ層、１２ アンドープＡｌＩｎＡ
ｓ層、１３ アンドープＩｎＧａＡｓチャネル層、１
４，１１４ ＡｌＩｎＡｓキャリア供給層、１４ａ Ｓ
ｉプレーナドープ、１６ ｎ−ＩｎＧａＡｓオーミック
層、１６ａ 開口部、１７，１０８ ソース電極、１
８，１０９ドレイン電極、１９ ＥＢレジスト、２０
フォトレジスト、２４，１１０ ゲート電極、１０２
アンドープＩｎＰ層、１０３ アンドープＩｎＧａＡｓ
チャネル層、１０４，１１５ スペーサ層、１０５ ｎ
+ −ＩｎＡｌＡｓキャリア供給層、１０６ ショットキ
ー形成層、１０７ ｎ+ −ＩｎＧａＡｓオーミック層、
１１３ ＩｎＧａＡｓチャネル層、１１６ ２次元電子
ガス層。
Claims (5)
- 【請求項１】 不純物をドープしたＡｌ，Ｉｎ，及びＡ
ｓを構成元素として含む，ＡｌＩｎＡｓ構成元素層を形
成する工程と、 上記ＡｌＩｎＡｓ構成元素層を熱処理することにより、
該ＡｌＩｎＡｓ構成元素層にフッ素を混入する工程と、 上記熱処理を行った後、再度熱処理を行うことにより上
記ＡｌＩｎＡｓ構成元素層中のフッ素を除去する工程と
を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 上記ＡｌＩｎＡｓ構成元素層中のフッ素を除去する熱処
理工程は、真空中，あるいは、窒素ガスと水素ガスのい
ずれか，もしくは両方を供給した雰囲気下で行うことを
特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１に記載の半導体装置の製造方法
において、 上記半導体装置は、高電子移動度トランジスタであり、 上記不純物をドープしたＡｌＩｎＡｓ構成元素層は、上
記高電子移動度トランジスタのキャリア供給層であるこ
とを特徴とする半導体装置の製造方法。 - 【請求項４】 半絶縁性基板上にアンドープチャネル層
を形成する工程と、 該チャネル層上に不純物をドープしたＡｌ，Ｉｎ，及び
Ａｓを構成元素として含む，ＡｌＩｎＡｓ構成元素層か
らなるキャリア供給層を形成する工程と、 該キャリア供給層上にオーミック層を形成する工程と、 該オーミック層上にソース電極，及びドレイン電極を形
成する工程と、 該ソース電極とドレイン電極とに挟まれた領域の上記オ
ーミック層を上記キャリア供給層が露出するようエッチ
ングして開口部を形成する工程と、 上記キャリア供給層を熱処理することにより、該キャリ
ア供給層にフッ素を混入する工程と、 上記熱処理を行った後、再度熱処理を行うことにより上
記キャリア供給層中のフッ素を除去する工程と、 上記開口部内に露出した上記キャリア供給層上にリセス
溝を形成した後、該リセス溝の底面上にゲート電極を形
成する工程とを備えたことを特徴とする半導体装置の製
造方法。 - 【請求項５】 不純物をドープしたＡｌ，Ｉｎ，及びＡ
ｓを構成元素として含む，ＡｌＩｎＡｓ構成元素層に対
し、熱処理を施すことにより該層にフッ素を混入し、そ
の後、該層に対し再度熱処理を行うことにより上記混入
したフッ素を除去してなるＡｌＩｎＡｓ構成元素層を有
することを特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6215843A JPH0883902A (ja) | 1994-09-09 | 1994-09-09 | 半導体装置の製造方法、及び半導体装置 |
| TW084109094A TW369685B (en) | 1994-09-09 | 1995-08-31 | Semiconductor device and process thereof |
| EP95113995A EP0702398A3 (en) | 1994-09-09 | 1995-09-06 | Method for producing a semiconductor component by means of epitaxy |
| KR1019950029437A KR0171114B1 (ko) | 1994-09-09 | 1995-09-07 | 반도체 장치의 제조방법과 그에 의해 제조된 반도체 장치 |
| US08/525,175 US5682045A (en) | 1994-09-09 | 1995-09-08 | Method of fabricating semiconductor device and semiconductor device fabricated thereby |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6215843A JPH0883902A (ja) | 1994-09-09 | 1994-09-09 | 半導体装置の製造方法、及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0883902A true JPH0883902A (ja) | 1996-03-26 |
Family
ID=16679195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6215843A Pending JPH0883902A (ja) | 1994-09-09 | 1994-09-09 | 半導体装置の製造方法、及び半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5682045A (ja) |
| EP (1) | EP0702398A3 (ja) |
| JP (1) | JPH0883902A (ja) |
| KR (1) | KR0171114B1 (ja) |
| TW (1) | TW369685B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811843A (en) * | 1996-10-17 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor |
| JP2005032865A (ja) * | 2003-07-09 | 2005-02-03 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7682857B2 (en) | 2007-04-16 | 2010-03-23 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor optical device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09139494A (ja) * | 1995-11-16 | 1997-05-27 | Mitsubishi Electric Corp | 半導体装置の製造方法，及び半導体装置 |
| JPH10144912A (ja) * | 1996-11-12 | 1998-05-29 | Mitsubishi Electric Corp | 電界効果トランジスタ，及びその製造方法 |
| KR100810264B1 (ko) * | 2006-07-20 | 2008-03-07 | 삼성전자주식회사 | 로킹 해제 장치를 구비하는 휴대용 단말기 |
| JP2017168768A (ja) * | 2016-03-18 | 2017-09-21 | 三菱電機株式会社 | 電界効果トランジスタおよびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4246296A (en) * | 1979-02-14 | 1981-01-20 | Bell Telephone Laboratories, Incorporated | Controlling the properties of native films using selective growth chemistry |
| US5258631A (en) * | 1987-01-30 | 1993-11-02 | Hitachi, Ltd. | Semiconductor device having a two-dimensional electron gas as an active layer |
| JPH01296672A (ja) * | 1988-05-25 | 1989-11-30 | Agency Of Ind Science & Technol | Ｈｅｍｔの製造方法 |
| US4945065A (en) * | 1988-06-02 | 1990-07-31 | Mobil Solar Energy Corporation | Method of passivating crystalline substrates |
| US5047369A (en) * | 1989-05-01 | 1991-09-10 | At&T Bell Laboratories | Fabrication of semiconductor devices using phosphosilicate glasses |
-
1994
- 1994-09-09 JP JP6215843A patent/JPH0883902A/ja active Pending
-
1995
- 1995-08-31 TW TW084109094A patent/TW369685B/zh active
- 1995-09-06 EP EP95113995A patent/EP0702398A3/en not_active Ceased
- 1995-09-07 KR KR1019950029437A patent/KR0171114B1/ko not_active IP Right Cessation
- 1995-09-08 US US08/525,175 patent/US5682045A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811843A (en) * | 1996-10-17 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor |
| JP2005032865A (ja) * | 2003-07-09 | 2005-02-03 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4530627B2 (ja) * | 2003-07-09 | 2010-08-25 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US7682857B2 (en) | 2007-04-16 | 2010-03-23 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor optical device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0702398A2 (en) | 1996-03-20 |
| KR0171114B1 (ko) | 1999-03-30 |
| KR960012378A (ko) | 1996-04-20 |
| TW369685B (en) | 1999-09-11 |
| US5682045A (en) | 1997-10-28 |
| EP0702398A3 (en) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796127A (en) | High electron mobility transistor | |
| Greco et al. | Near-surface processing on AlGaN/GaN heterostructures: a nanoscale electrical and structural characterization | |
| US5677553A (en) | Semiconductor device strucutre having a two-dimensional electron gas and contact thereto | |
| Berl et al. | Structured back gates for high-mobility two-dimensional electron systems using oxygen ion implantation | |
| JPH0883902A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JPH03774B2 (ja) | ||
| US20120018782A1 (en) | Semiconductor device | |
| Law et al. | Co-doping of InxGa1− xAs with silicon and tellurium for improved ultra-low contact resistance | |
| Leech et al. | Specific contact resistance of indium ohmic contacts to n‐type Hg1− x Cd x Te | |
| Baraskar | Development of Ultra-Low Resistance Ohmic Contacts for indium gallium arsenide/indium phosphide HBTs | |
| US5874753A (en) | Field effect transistor | |
| Lysczek et al. | Ohmic contacts to p-type InAs | |
| JP3218374B2 (ja) | ＩｎＰ半導体表面および界面の評価方法 | |
| Zutter et al. | Mapping Charge Recombination and the Effect of Point-Defect Insertion in GaAs Nanowire Heterojunctions | |
| Zutter et al. | Mapping charge recombination and the effect of point defect insertion in gallium arsenide nanowire heterojunctions | |
| Watanabe et al. | Photoluminescence spectra from δ-doped barrier layers in modulation-doped InAlAs/InGaAs field-effect transistor structures | |
| JP3172958B2 (ja) | 化合物半導体薄膜の製造方法 | |
| Hwang et al. | Effect of Gamma Irradiation on DC Performance of Circular-Shaped AlGaN/GaN High Electron Mobility Transistors | |
| Kim et al. | Pd/Ge/Ti/Au ohmic contact to AlGaAs/InGaAs pseudomorphic high electron mobility transistor with an undoped cap layer | |
| US6660586B2 (en) | Semiconductor device and process for manufacturing same | |
| JP3330731B2 (ja) | 半導体装置及びその製造方法 | |
| Keswani et al. | Fabrication and characterization of sub-micron scale hall devices from 2-dimensional electron gas at the heterostrutcure of GaAs/AlGaAs | |
| US6444552B1 (en) | Method of reducing the conductivity of a semiconductor and devices made thereby | |
| Lee et al. | Au/Ge-based Ohmic contact to an AlGaAs/InGaAs pseudomorphic high electron mobility transistor with an undoped cap layer | |
| Yang | Fabrication and characterization of AlGaN/GaN high electron mobility transistor |