KR970004311A - 자이레이터 회로를 이용한 접지된 인덕턴스 회로 - Google Patents

자이레이터 회로를 이용한 접지된 인덕턴스 회로 Download PDF

Info

Publication number
KR970004311A
KR970004311A KR1019960019614A KR19960019614A KR970004311A KR 970004311 A KR970004311 A KR 970004311A KR 1019960019614 A KR1019960019614 A KR 1019960019614A KR 19960019614 A KR19960019614 A KR 19960019614A KR 970004311 A KR970004311 A KR 970004311A
Authority
KR
South Korea
Prior art keywords
transistor
conductance amplifier
operational
amplifier
input terminal
Prior art date
Application number
KR1019960019614A
Other languages
English (en)
Other versions
KR0166002B1 (ko
Inventor
도모히로 후지이
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970004311A publication Critical patent/KR970004311A/ko
Application granted granted Critical
Publication of KR0166002B1 publication Critical patent/KR0166002B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H03J3/02—Details
    • H03J3/04—Arrangements for compensating for variations of physical values, e.g. temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/50—One-port networks simulating reactances using gyrators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45371—Indexing scheme relating to differential amplifiers the AAC comprising parallel coupled multiple transistors at their source and gate and drain or at their base and emitter and collector, e.g. in a cascode dif amp, only those forming the composite common source transistor or the composite common emitter transistor respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45732—Indexing scheme relating to differential amplifiers the LC comprising a voltage generating circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

자이레이터 회로를 이용한 접지된 인덕턴스 회로는 제1연산 상호 콘덕턴스 증폭기, 제2연산 상호 콘덕턴스 증폭기, 제1캐패시터를 포함한다. 제1연산 상호 콘덕턴스 증폭기의 제1출력단은 제2연산 상호 콘덕턴스 증폭기의 제1입력단에 접속되며, 제1연산 상호 콘덕턴스 증폭기의 제2출력단은 제2연산 상호 콘덕턴스 증폭기의 제2입력단에 접속된다. 제2연산 상호 콘덕턴스 증폭기의 제1출력단이 제1연산 상호 콘덕턴스 증폭기의 제2입력단에 접속되며, 제2연산 상호 콘덕턴스 증폭기의 제2출력단이 제1연산 상호 콘덕턴스 증폭기의 제1입력단에 접속된다. 제1연산 상호 콘덕턴스 증폭기의 상기 제2입력단과 제2연산 상호 콘덕턴스 증폭기의 제1입력단이 서로 접속되고, 두 입력단의 접점에는 접지 전위에 대해 선정된 dc바이어스가 인가된다. 접점과 제2연산 상호 콘덕턴스 증폭기의 제2입력단 사이에는 캐패시터가 접속되며, 제1연산 상호 콘덕턴스증폭기의 제1입력단과 접지전위 사이에는 ac신호가 인가된다.

Description

자이레이터 회로를 이용한 접지된 인덕턴스 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 따른 자이레이터 회로를 이용한 LC 공진 회로의 회로도.

Claims (4)

  1. 자이레이터 회로를 이용한 접지된 인덕턴스 회로에 있어서, 제1 연산 상호 콘덕턴스 증폭기, 제2연산 상호콘덕턴스 증폭기 및 제1캐패시터를 포함하며, 상기 제1연산 상호 콘덕턴스 증폭기의 제1출력단은 상기 제2 연산 상호 콘덕턴스 증폭기의 제1입력단에 접속되며, 상기 제1연산 상호 콘덕턴스 증폭기의 제2출력단은 상기 제2연산 상호 콘덕턴스 증폭기의 제2입력단에 접속되며, 상기 제2연산 상호 콘덕턴스 증폭기의 제1출력단이 상기 제1연산 상호 콘덕턴스 증폭기의 제2입력단에 접속되며, 상기 제2연산 상호 콘덕턴스 증폭기의 제2출력단이 상기 제1연산 상호 콘덕턴스 증폭기의 제1입력단에 접속되며, 상기 제1연산 상호 콘덕턴스 증폭기의 상기 제2입력단과 상기 제2연산 상호 콘덕턴스 증폭기의 상기제1입력단이 서로 접속되어 있고, 두 입력단의 접점에는 접지 전위에 대해 선정된 dc바이어스 전압이 인가되며, 상기 점점과 상기 제2연산 상호 콘덕턴스 증폭기의 상기 제2입력단 사이에는 상기 제1캐패시터가 접속되며, 상기 제1연산 상호콘덕턴스 증폭기의 상기 제1입력단과 상기 접지 전위 사이에는 ac신호 전압이 인가되는 것을 특징으로 하는 접지된 인덕턴스 회로.
  2. 제1항에 있어서, 각각의 상기 연산 상호 콘덕턴스 증폭기는 제1도전형 이득 트랜지스터를 가진 적어도 하나의 차동 증폭기를 구비하며, 상기 이득 트랜지스터들의 에미터들은 제1도전형 전류원 트랜지스터의 콜렉터에 함께 접속되고, 상기 이득 트랜지스터의 콜렉터들은 개개의 제2도전형 부하 트랜지스터에 접속되며, 상기 접지된 인덕턴스 회로는 상기 연산 상호 콘덕턴스 증폭기의 상기 전류원 트랜지스터에 정전류를 제공하기 위한 안정한 전류 공급원과 상기 안정한전류 공급에 의해 제공된 상기 정전류를 전류 미러 회로를 통해 상기 연산 상호 콘덕턴스 증폭기의 상기 전류원 트랜지스터에 전달하기 위한 전달 회로를 더 포함하며, 상기 안정한 전류 공급원은 상기 제1도전형의 제1트랜지스터와 상기 제1트랜지스터에 직렬로 접속된 제2도전형의 제2트랜지스터를 구비하고, 상기 제1도전형의 제3트랜지스터와 상기 제3트랜지스터에 직렬로 접속된 상기 제2도전형의 제4트랜지스터를 구비하며, 상기 제3트랜지스터의 에미터는 전류-조절 저항기의 한단부에 접속되고, 상기 저항기의 저항값은 임의로 선택된 하나의 연산 상호 콘덕턴스 증폭기가 상기 자이레이터 회로의의도된 인덕턴스를 실현할 수 있는 최적의 콘덕턴스를 가질 수 있도록 결정되며, 상기 전달회로는 상기 제1도전형의 제5트랜지스터와 상기 제5트랜지스터에 직렬로 접속된 상기 제2도전형의 제6트랜지스터를 구비하며, 상기 제1트랜지스터가다이오드형으로 접속되고, 상기 다이오드형으로 접속된 제1트랜지스터의 베이스는 상기 제3트랜지스터의 베이스에 접속되며, 상기 제4트랜지스터가 다이오드형으로 접속되고, 상기 다이오드형으로 접속된 제4트랜지스터의 베이스는 상기 제2트랜지스터의 베이스에 접속되며, 상기 제6트랜지스터의 베이스는 상기 제4트랜지스터의 베이스에 접속되며, 상기 제5트랜지스터는 다이오드형으로 접속되고, 상기 젤5트랜지스터의 베이스는 상기 연산 상호 콘덕턴스 증폭기의 상기 전류원 트랜지스터의 베이스에 접속되며, 상기 제1 및 제5 트랜지스터의 에미터들과 상기 저항기의 다른쪽 단부는 동작 dc전압원의접지된 전극에 접속되며, 상기 제2, 제4 및 제6트랜지스터의 에미터들은 상기 동작 dc 전압원의 다른쪽 단부에 접속되는것을 특징으로 하는 접지된 인덕턴스 회로.
  3. 한 출력단이 접지되어 있는 ac신호원과 병렬로 저속된 청구범위 제1항에 따른 자이레이터 회로와 제2캐패시터를 구비하는 것을 특징으로 하는 LC 공진회로.
  4. 한 출력단이 접지되어 있는 ac신호원과 직렬로 접속된 청구범위 제1항에 따른 자이레이터 회로와 제3캐패시터를 구비하는 것을 특징으로 하는 LC공진 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960019614A 1995-06-03 1996-06-03 자이레이터 회로를 이용한 접지된 인덕턴스 회로 KR0166002B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-159868 1995-06-03
JP7159868A JP2800721B2 (ja) 1995-06-03 1995-06-03 ジャイレータ回路を用いたｌｃ共振回路

Publications (2)

Publication Number Publication Date
KR970004311A true KR970004311A (ko) 1997-01-29
KR0166002B1 KR0166002B1 (ko) 1999-03-20

Family

ID=15702977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019614A KR0166002B1 (ko) 1995-06-03 1996-06-03 자이레이터 회로를 이용한 접지된 인덕턴스 회로

Country Status (5)

Country Link
US (1) US5635884A (ko)
EP (1) EP0746096A1 (ko)
JP (1) JP2800721B2 (ko)
KR (1) KR0166002B1 (ko)
CN (1) CN1066873C (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057175A (ko) * 1997-12-29 1999-07-15 김영환 자이레이터를 이용한 임피던스 정합장치
US6472908B1 (en) * 2000-02-03 2002-10-29 Applied Micro Circuits Corporation Differential output driver circuit and method for same
US7019586B2 (en) * 2004-03-23 2006-03-28 Silicon Laboratories Inc. High-speed Gm-C tuning
US7215227B2 (en) * 2004-03-31 2007-05-08 Silicon Laboratories Inc. Gm-C filter compensation
DE502004005511D1 (de) * 2004-09-20 2007-12-27 Mueller Martini Holding Ag Verfahren und Einrichtung zum Messen der Dicke von in einem Förderstrom in bestimmten Abständen eine Messeinrichtung durchlaufenden Druckprodukten
WO2007102132A1 (en) * 2006-03-09 2007-09-13 Nxp B.V. Amplification stage
JP4859709B2 (ja) * 2007-03-01 2012-01-25 富士通セミコンダクター株式会社 電圧制御回路
JP2009033643A (ja) * 2007-07-30 2009-02-12 Renesas Technology Corp 半導体集積回路
US9385671B2 (en) * 2014-05-14 2016-07-05 Stmicroelectronics S.R.L. Control circuit for low noise amplifier and related differential and single-ended amplification devices
US10063199B2 (en) * 2016-06-09 2018-08-28 Analog Devices Global Buffer with increased headroom

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5075382A (ko) * 1973-11-05 1975-06-20
JPH0821832B2 (ja) * 1988-02-15 1996-03-04 松下電器産業株式会社 ジャイレータ回路を用いたリアクタンス回路
US5117205A (en) * 1990-05-01 1992-05-26 U.S. Philips Corporation Electrically controllable oscillator circuit, and electrically controllable filter arrangement comprising said circuits
JPH0575382A (ja) * 1991-09-12 1993-03-26 Matsushita Electric Ind Co Ltd バンドパスフイルタ
JP2757799B2 (ja) * 1994-12-05 1998-05-25 日本電気株式会社 ジャイレータ回路を用いた接地インダクタンス回路

Also Published As

Publication number Publication date
JPH08330903A (ja) 1996-12-13
CN1066873C (zh) 2001-06-06
US5635884A (en) 1997-06-03
KR0166002B1 (ko) 1999-03-20
EP0746096A1 (en) 1996-12-04
JP2800721B2 (ja) 1998-09-21
CN1141536A (zh) 1997-01-29

Similar Documents

Publication Publication Date Title
KR930001583A (ko) 개선된 선형성과 신호 대 잡음비를 가지는 트랜스콘덕턴스 소자에 근거한 쌍극성 차동 소자
KR920001828A (ko) 적분 회로
KR900005688A (ko) 연산 증폭기 회로
KR950020014A (ko) 기준 전류 발생 회로
KR920020750A (ko) Cmos 대역 갭 기준 회로장치
US4109214A (en) Unbalanced-to-balanced signal converter circuit
KR970004311A (ko) 자이레이터 회로를 이용한 접지된 인덕턴스 회로
EP0938188A3 (en) Variable gain amplifier circuit
KR920015740A (ko) 주파수 2배 및 믹싱 회로
KR940015786A (ko) 낮은 공급 전압에서 동작가능한 아날로그 곱셈기
KR920005793A (ko) 주파수 특성 가변 회로
KR19990008323A (ko) 연산 증폭기
KR960027269A (ko) 자이레이터 회로를 사용한 접지형 인덕턴스 회로
KR950000162B1 (ko) 증폭기 장치 및 푸시풀 증폭기
KR910015108A (ko) 대수증폭회로
KR840001016A (ko) 전자 임피던스 장치
KR870001504A (ko) 전류미터회로
TW353165B (en) Temperature detecting circuit
KR910021008A (ko) 전류전달회로
KR970024513A (ko) 연산증폭기 및 디지탈신호전달회로
KR940017113A (ko) 차동증폭회로
KR930017289A (ko) 가변 주파수 발진 회로
KR840004331A (ko) 전류 판별장치
KR970055246A (ko) 자이레이터 회로를 사용한 복조 회로
KR900004096A (ko) 증폭회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010912

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee