JPH08330903A - ジャイレータ回路を用いた接地インダクタンス回路及びｌｃ共振回路 - Google Patents
ジャイレータ回路を用いた接地インダクタンス回路及びｌｃ共振回路Info
- Publication number
- JPH08330903A JPH08330903A JP7159868A JP15986895A JPH08330903A JP H08330903 A JPH08330903 A JP H08330903A JP 7159868 A JP7159868 A JP 7159868A JP 15986895 A JP15986895 A JP 15986895A JP H08330903 A JPH08330903 A JP H08330903A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ota
- input terminal
- current
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/04—Arrangements for compensating for variations of physical values, e.g. temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
- H03H11/50—One-port networks simulating reactances using gyrators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45371—Indexing scheme relating to differential amplifiers the AAC comprising parallel coupled multiple transistors at their source and gate and drain or at their base and emitter and collector, e.g. in a cascode dif amp, only those forming the composite common source transistor or the composite common emitter transistor respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45732—Indexing scheme relating to differential amplifiers the LC comprising a voltage generating circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ＤＣバイアスが崩れず、温度変化に対して共
振周波数が変動せず、安定した周波数特性を得ることが
可能な接地インダクタンス回路とＬＣ共振回路を得る。 【構成】 それぞれ２つの入力端子と２つの出力端子を
有する第１及び第２のＯＴＡ（トランスコンダクタンス
アンプ）１，２を有し、ＯＴＡ１の第１入力端子とＯＴ
Ａ２の第２入力端子を接続し、ＯＴＡ１の第１出力端子
とＯＴＡ２の第１入力端子を接続し、ＯＴＡ１の第２入
力端子と第２出力端子、ＯＴＡ２の第２入力端子と第１
出力端子をそれぞれ接地し、かつＯＴＡ２の第１入力端
子と接地との間に容量Ｃ１を接続した接地インダクタン
ス回路と、この接地インダクタンス回路のＯＴＡ１の第
１入力端子に接続した抵抗Ｒ１及び第２、第３の容量Ｃ
２，Ｃ３とで構成される。
振周波数が変動せず、安定した周波数特性を得ることが
可能な接地インダクタンス回路とＬＣ共振回路を得る。 【構成】 それぞれ２つの入力端子と２つの出力端子を
有する第１及び第２のＯＴＡ（トランスコンダクタンス
アンプ）１，２を有し、ＯＴＡ１の第１入力端子とＯＴ
Ａ２の第２入力端子を接続し、ＯＴＡ１の第１出力端子
とＯＴＡ２の第１入力端子を接続し、ＯＴＡ１の第２入
力端子と第２出力端子、ＯＴＡ２の第２入力端子と第１
出力端子をそれぞれ接地し、かつＯＴＡ２の第１入力端
子と接地との間に容量Ｃ１を接続した接地インダクタン
ス回路と、この接地インダクタンス回路のＯＴＡ１の第
１入力端子に接続した抵抗Ｒ１及び第２、第３の容量Ｃ
２，Ｃ３とで構成される。
Description
【０００１】
【産業上の利用分野】本発明はジャイレータ回路を用い
たＬＣ共振回路に関し、特に温度変動に対する共振周波
数の安定化を図った接地インダクタンス回路及びＬＣ共
振回路に関する。
たＬＣ共振回路に関し、特に温度変動に対する共振周波
数の安定化を図った接地インダクタンス回路及びＬＣ共
振回路に関する。
【０００２】
【従来の技術】近年、集積回路（ＩＣ）を含む各種電子
回路では、ＩＣの周辺に設けられていた電子部品をＩＣ
内部に構成する試みが盛んに進められている。とくに、
ＬＣ共振回路ではインダクタンス素子は面積も大きく、
素子値としての自由度が限られるため、ＩＣ内部に構成
することは極めて有効である。インダクタンス素子をＩ
Ｃ内部に構成する方法として、これまではジャイレータ
回路を用いて、交流的にインダクタンスと等価にして実
現する方法が報告されている。
回路では、ＩＣの周辺に設けられていた電子部品をＩＣ
内部に構成する試みが盛んに進められている。とくに、
ＬＣ共振回路ではインダクタンス素子は面積も大きく、
素子値としての自由度が限られるため、ＩＣ内部に構成
することは極めて有効である。インダクタンス素子をＩ
Ｃ内部に構成する方法として、これまではジャイレータ
回路を用いて、交流的にインダクタンスと等価にして実
現する方法が報告されている。
【０００３】従来のジャイレータ回路を用いた接地イン
ダクタンス回路の一例として、特開平１−２０８０１１
号公報に記載されたものを図９に示す。同図において、
第１、第２のトランスコンダクタンスアンプ（ＯＴＡ：
Operational Transronductance Amplifier）１，２で構
成され、ＯＴＡ１の２つの出力端子をＯＴＡ２の２つの
入力端子にそれぞれ接続し、ＯＴＡ２の２つの出力端子
を交差的にＯＴＡ１の２つの入力端子に接続する。ま
た、ＯＴＡ１の２つの出力端子間に容量Ｃを接続し、Ｏ
ＴＡ１の一方の入力端子を交流的に接地させている。
ダクタンス回路の一例として、特開平１−２０８０１１
号公報に記載されたものを図９に示す。同図において、
第１、第２のトランスコンダクタンスアンプ（ＯＴＡ：
Operational Transronductance Amplifier）１，２で構
成され、ＯＴＡ１の２つの出力端子をＯＴＡ２の２つの
入力端子にそれぞれ接続し、ＯＴＡ２の２つの出力端子
を交差的にＯＴＡ１の２つの入力端子に接続する。ま
た、ＯＴＡ１の２つの出力端子間に容量Ｃを接続し、Ｏ
ＴＡ１の一方の入力端子を交流的に接地させている。
【０００４】この接地インダクタンス回路では、ＯＴＡ
のトランスコンダクタンスをＧ（Ｇ＝１／Ｒｇ）とすれ
ば、周知の通り、インダクタンスＬは、 Ｌ＝（１／Ｇ）2 ・Ｃ＝Ｒｇ2 ・Ｃ …（１） となる。
のトランスコンダクタンスをＧ（Ｇ＝１／Ｒｇ）とすれ
ば、周知の通り、インダクタンスＬは、 Ｌ＝（１／Ｇ）2 ・Ｃ＝Ｒｇ2 ・Ｃ …（１） となる。
【０００５】この接地インダクタンス回路に対し、図１
０のように抵抗Ｒ１，容量Ｃ２，Ｃ３を接続することで
ＬＣ共振回路が構成される。このＬＣ共振回路の具体例
を図１１に示す。温度特性を考える場合、ＯＴＡの電流
源としてはトランスコンダクタンスＧの温度特性と一致
させた方がよいため、トランジスタＱ１，Ｑ２、及び抵
抗からなるカレントソース回路に、互いにベースが接続
されたトランジスタＱ３，Ｑ４からなるカレントソース
回路を接続した定電流回路を用いている。
０のように抵抗Ｒ１，容量Ｃ２，Ｃ３を接続することで
ＬＣ共振回路が構成される。このＬＣ共振回路の具体例
を図１１に示す。温度特性を考える場合、ＯＴＡの電流
源としてはトランスコンダクタンスＧの温度特性と一致
させた方がよいため、トランジスタＱ１，Ｑ２、及び抵
抗からなるカレントソース回路に、互いにベースが接続
されたトランジスタＱ３，Ｑ４からなるカレントソース
回路を接続した定電流回路を用いている。
【０００６】また、同図には、２５℃時の、直列共振周
波数を４１０ＫＨｚ、並列共振周波数を４９０ＫＨｚ、
センター周波数を４５０ＫＨｚ、センタ周波数時インピ
ーダンスを１１ＫΩ程度、電源電圧を１．０５Ｖ、アナ
ロググランド電圧を８６０ｍＶにしたときの主なＤＣバ
イアスを記してある。このＤＣバイアスは、ＳＰＩＣＥ
等の回路シミュレータでシミュレーションしたものであ
る。また、トランジスタのＶＢＥの温度特性が無視でき
るように、電源電圧、及びアナロググランド電圧の温度
特性をＶＢＥの温度特性と一致させ、シミュレーション
を実効した。
波数を４１０ＫＨｚ、並列共振周波数を４９０ＫＨｚ、
センター周波数を４５０ＫＨｚ、センタ周波数時インピ
ーダンスを１１ＫΩ程度、電源電圧を１．０５Ｖ、アナ
ロググランド電圧を８６０ｍＶにしたときの主なＤＣバ
イアスを記してある。このＤＣバイアスは、ＳＰＩＣＥ
等の回路シミュレータでシミュレーションしたものであ
る。また、トランジスタのＶＢＥの温度特性が無視でき
るように、電源電圧、及びアナロググランド電圧の温度
特性をＶＢＥの温度特性と一致させ、シミュレーション
を実効した。
【０００７】
【発明が解決しようとする課題】このシミュレーション
の結果からみて、前記した従来のＬＣ共振回路において
は、ＯＴＡの入出力端子のバイアスが大きく崩れ、あら
ゆる所でトランジスタが飽和しており、正常に動作して
いないことが判る。また、ＬＣ共振回路の特性として
も、ＰＨＡＳＥ＝３７ｄｅｇであり、理想特性としての
ＰＨＡＳＥ＝９０ｄｅｇと比較して大きく劣化している
ことが判る。
の結果からみて、前記した従来のＬＣ共振回路において
は、ＯＴＡの入出力端子のバイアスが大きく崩れ、あら
ゆる所でトランジスタが飽和しており、正常に動作して
いないことが判る。また、ＬＣ共振回路の特性として
も、ＰＨＡＳＥ＝３７ｄｅｇであり、理想特性としての
ＰＨＡＳＥ＝９０ｄｅｇと比較して大きく劣化している
ことが判る。
【０００８】図８に前記ＬＣ共振回路の入力インピーダ
ンスの周波数対温度特性を示す。温度変化−１０℃〜５
０℃において、周波数ばらつきは約３０ＫＨｚであり、
４５０ＫＨｚをセンタとして考えると、±１５ＫＨｚと
なっている。つまり、温度を変化させると、常温に比べ
て直並列共振周波数が大きくずれていることが判る。実
際の受動素子の素材として、セラミック品を利用した共
振回路の温度に対する周波数ばらつきは、±１．５ＫＨ
ｚ程度であるから、前記したＬＣ共振回路では約１０倍
だけ精度が悪いことになる。
ンスの周波数対温度特性を示す。温度変化−１０℃〜５
０℃において、周波数ばらつきは約３０ＫＨｚであり、
４５０ＫＨｚをセンタとして考えると、±１５ＫＨｚと
なっている。つまり、温度を変化させると、常温に比べ
て直並列共振周波数が大きくずれていることが判る。実
際の受動素子の素材として、セラミック品を利用した共
振回路の温度に対する周波数ばらつきは、±１．５ＫＨ
ｚ程度であるから、前記したＬＣ共振回路では約１０倍
だけ精度が悪いことになる。
【０００９】
【発明の目的】本発明の目的は、ＤＣバイアスが崩れる
ことがなく、温度変動に対して直並列共振周波数がずれ
ることなく安定した周波数特性を得ることができるジャ
イレータ回路を用いた接地インダクタンス回路及びＬＣ
共振回路を得ることにある。
ことがなく、温度変動に対して直並列共振周波数がずれ
ることなく安定した周波数特性を得ることができるジャ
イレータ回路を用いた接地インダクタンス回路及びＬＣ
共振回路を得ることにある。
【００１０】
【課題を解決するための手段】本発明の接地インダクタ
ンス回路は、第１のＯＴＡの第１入力端子と第２のＯＴ
Ａの第２入力端子を接続し、第１のＯＴＡの第１出力端
子と第２のＯＴＡの第１入力端子を接続し、第１のＯＴ
Ａの第２入力端子、第２出力端子、第２のＯＴＡの第２
入力端子、第１出力端子をそれぞれ接地し、かつ第２の
ＯＴＡの第１入力端子と接地との間に容量を接続したこ
とを特徴とする。
ンス回路は、第１のＯＴＡの第１入力端子と第２のＯＴ
Ａの第２入力端子を接続し、第１のＯＴＡの第１出力端
子と第２のＯＴＡの第１入力端子を接続し、第１のＯＴ
Ａの第２入力端子、第２出力端子、第２のＯＴＡの第２
入力端子、第１出力端子をそれぞれ接地し、かつ第２の
ＯＴＡの第１入力端子と接地との間に容量を接続したこ
とを特徴とする。
【００１１】また、本発明のＬＣ共振回路は、前記した
接地インダクタンス回路の第１のＯＴＡの第１入力端子
に接続した抵抗及び第２、第３の容量を備える構成とさ
れる。この場合、第１のＯＴＡの第１入力端子に抵抗と
第２の容量とが直列接続され、この第２の容量の他端と
接地との間に第３の容量が接続される。
接地インダクタンス回路の第１のＯＴＡの第１入力端子
に接続した抵抗及び第２、第３の容量を備える構成とさ
れる。この場合、第１のＯＴＡの第１入力端子に抵抗と
第２の容量とが直列接続され、この第２の容量の他端と
接地との間に第３の容量が接続される。
【００１２】また、本発明においては、前記第１及び第
２のＯＴＡは電流負荷の回路で構成され、この電流負荷
の電流源は、第１及び第２のトランジスタ（Ｑ１，Ｑ
２）及び抵抗（Ｒ２）からなるカレントソース回路と、
このカレントソース回路に接続され互いにベースが接続
された第３ないし第５のトランジスタ（Ｑ３，Ｑ４，Ｑ
２１）からなる第１のカレントミラー回路と、この第１
のカレントミラー回路に接続されて互いにベースが接続
された第６及び第７のトランジスタ（Ｑ２５，Ｑ２６）
からなる第２のカレントミラー回路と、この第２のカレ
ントミラー回路に接続された複数のトランジスタ（Ｑ２
７，Ｑ２８，Ｑ２９）からなるカレントアンプとで構成
されることが好ましい。
２のＯＴＡは電流負荷の回路で構成され、この電流負荷
の電流源は、第１及び第２のトランジスタ（Ｑ１，Ｑ
２）及び抵抗（Ｒ２）からなるカレントソース回路と、
このカレントソース回路に接続され互いにベースが接続
された第３ないし第５のトランジスタ（Ｑ３，Ｑ４，Ｑ
２１）からなる第１のカレントミラー回路と、この第１
のカレントミラー回路に接続されて互いにベースが接続
された第６及び第７のトランジスタ（Ｑ２５，Ｑ２６）
からなる第２のカレントミラー回路と、この第２のカレ
ントミラー回路に接続された複数のトランジスタ（Ｑ２
７，Ｑ２８，Ｑ２９）からなるカレントアンプとで構成
されることが好ましい。
【００１３】
【作用】本発明の接地インダクタンス回路を用いたＬＣ
共振回路のインピーダンスの温度に対する周波数特性は
図７に示すように、温度変動による周波数変動が殆どな
く、安定したＬＣ共振特性を得ることが可能となる。
共振回路のインピーダンスの温度に対する周波数特性は
図７に示すように、温度変動による周波数変動が殆どな
く、安定したＬＣ共振特性を得ることが可能となる。
【００１４】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明の一実施例の構成を示すブロック図
である。同図において、ＯＴＡ１とＯＴＡ２とで接地イ
ンダクタンスが構成され、この接地インダクタンスに対
して抵抗、容量を接続してＬＣ共振回路が構成される。
すなわち、前記ＯＴＡ１とＯＴＡ２とでは、ＯＴＡ１の
第１入力端子とＯＴＡ２の第２出力端子とが接続され、
ＯＴＡ１の第１出力端子とＯＴＡ２の第１入力端子が接
続される。また、ＯＴＡ１の第２入力端子及び第２出力
端子とＯＴＡ２の第２入力端子及び第１出力端子は交流
的に接地される。そして、前記ＯＴＡ１の第一出力端子
とＯＴＡ２の第１入力端子との接続点と接地との間に第
１の容量が接続される。また、ＯＴＡ１の第１入力端子
には抵抗と第２容量の直列回路が接続され、さらにその
接続端と接地との間に第３の容量が接続される。
する。図１は本発明の一実施例の構成を示すブロック図
である。同図において、ＯＴＡ１とＯＴＡ２とで接地イ
ンダクタンスが構成され、この接地インダクタンスに対
して抵抗、容量を接続してＬＣ共振回路が構成される。
すなわち、前記ＯＴＡ１とＯＴＡ２とでは、ＯＴＡ１の
第１入力端子とＯＴＡ２の第２出力端子とが接続され、
ＯＴＡ１の第１出力端子とＯＴＡ２の第１入力端子が接
続される。また、ＯＴＡ１の第２入力端子及び第２出力
端子とＯＴＡ２の第２入力端子及び第１出力端子は交流
的に接地される。そして、前記ＯＴＡ１の第一出力端子
とＯＴＡ２の第１入力端子との接続点と接地との間に第
１の容量が接続される。また、ＯＴＡ１の第１入力端子
には抵抗と第２容量の直列回路が接続され、さらにその
接続端と接地との間に第３の容量が接続される。
【００１５】図２は前記ＯＴＡ１とＯＴＡ２で構成され
る接地インダクタンスの動作原理を説明するための図で
ある。前記ＯＴＡ１，２のトランスコンダクタンスをＧ
とすれば、この回路がジャイレータとなるためには、Ｙ
パラメータを用いると次の式が成り立つ。
る接地インダクタンスの動作原理を説明するための図で
ある。前記ＯＴＡ１，２のトランスコンダクタンスをＧ
とすれば、この回路がジャイレータとなるためには、Ｙ
パラメータを用いると次の式が成り立つ。
【００１６】
【数１】
【００１７】（２）式を整理すると、 Ｉ１’＝−Ｇ・Ｖ２’ …（３） Ｉ２’＝ Ｇ・Ｖ１’ …（４） また、 Ｖ２’＝Ｖｃ＝Ｉｃ／ｊωＣ …（５） Ｉ２’＝−Ｉｃ …（６） トランスコンダクタンスＧはインピーダンスの逆数であ
るから、 Ｇ＝１／Ｒｇ …（７）
るから、 Ｇ＝１／Ｒｇ …（７）
【００１８】したがって、（３）〜（７）式より、
【数２】
【００１９】入力端からみたインピーダンスをＺ１’と
すれば、 Ｚ１’＝ｊωＣＲｇ2 …（９） Ｚ＝ｊωＬとすれば、 Ｌ＝Ｒｇ2 Ｃ …（１０） となる。したがって、接地インダクタンスを形成してい
ることが判る。
すれば、 Ｚ１’＝ｊωＣＲｇ2 …（９） Ｚ＝ｊωＬとすれば、 Ｌ＝Ｒｇ2 Ｃ …（１０） となる。したがって、接地インダクタンスを形成してい
ることが判る。
【００２０】図３は図１のＬＣ共振回路の動作原理を説
明するための図である。ただし、ここでは共振周波数の
みを考えるため、直列抵抗分は省略する。同図におい
て、入力インピーダンスは次のように表される。
明するための図である。ただし、ここでは共振周波数の
みを考えるため、直列抵抗分は省略する。同図におい
て、入力インピーダンスは次のように表される。
【００２１】
【数３】 分子＝０より、直列共振周波数が求められ、分母＝０よ
り並列共振周波数が求められる。
り並列共振周波数が求められる。
【００２２】今、直列共振周波数をｆｓ、並列共振周波
数をｆｐとすれば、
数をｆｐとすれば、
【数４】 と表される。
【００２３】図４は前記本発明の具体例を示す回路図で
あり、ＯＴＡ１，ＯＴＡ２自体は前記した従来と同様の
構成とされており、その接続と駆動部としての回路の構
成が相違している。ＯＴＡ１，ＯＴＡ２の電流源につい
て、電流負荷を構成するＰＮＰトランジスタ側は、差動
対トランジスタＱ２８，Ｑ２９とカレントミラーから構
成されるカレントアンプに接続されている。カレントア
ンプの出力は出力トランジスタＱ２４のベースに帰還さ
れるため、このトランジスタＱ２４のベース電流のばら
つきが抑えられ、同様に電流負荷を構成するＰＮＰトラ
ンジスタＱ１１，Ｑ１２，Ｑ１９，Ｑ２０のベース電流
のばらつきも抑えられるため、そのコレクタ電流も一定
に制御される。
あり、ＯＴＡ１，ＯＴＡ２自体は前記した従来と同様の
構成とされており、その接続と駆動部としての回路の構
成が相違している。ＯＴＡ１，ＯＴＡ２の電流源につい
て、電流負荷を構成するＰＮＰトランジスタ側は、差動
対トランジスタＱ２８，Ｑ２９とカレントミラーから構
成されるカレントアンプに接続されている。カレントア
ンプの出力は出力トランジスタＱ２４のベースに帰還さ
れるため、このトランジスタＱ２４のベース電流のばら
つきが抑えられ、同様に電流負荷を構成するＰＮＰトラ
ンジスタＱ１１，Ｑ１２，Ｑ１９，Ｑ２０のベース電流
のばらつきも抑えられるため、そのコレクタ電流も一定
に制御される。
【００２４】また、電流負荷を構成するＮＰＮトランジ
スタＱ９，Ｑ１０，Ｑ１７，Ｑ１８は、ＮＰＮトランジ
スタＱ１，Ｑ２、及び抵抗Ｒ２からなるカレントソース
回路と、このカレントソース回路に接続されて互いにベ
ースが接続されたＰＮＰトランジスタＱ３，Ｑ４，Ｑ２
１からなるカレントミラー回路と、このカレントミラー
回路の出力側に接続されてベースが共通接続されたＮＰ
ＮトランジスタＱ２２と、前記カレントアンプの出力に
接続されたＰＮＰトランジスタＱ２３から構成されるカ
レントミラー回路による安定電流回路に接続されてい
る。この定電流回路の温度特性により、ＬＣ共振回路の
直並列共振周波数の温度特性を打ち消している。
スタＱ９，Ｑ１０，Ｑ１７，Ｑ１８は、ＮＰＮトランジ
スタＱ１，Ｑ２、及び抵抗Ｒ２からなるカレントソース
回路と、このカレントソース回路に接続されて互いにベ
ースが接続されたＰＮＰトランジスタＱ３，Ｑ４，Ｑ２
１からなるカレントミラー回路と、このカレントミラー
回路の出力側に接続されてベースが共通接続されたＮＰ
ＮトランジスタＱ２２と、前記カレントアンプの出力に
接続されたＰＮＰトランジスタＱ２３から構成されるカ
レントミラー回路による安定電流回路に接続されてい
る。この定電流回路の温度特性により、ＬＣ共振回路の
直並列共振周波数の温度特性を打ち消している。
【００２５】この温度特性について図５を参照して説明
する。図５はＯＴＡの動作原理を説明するための回路図
であり、同図のようにトランジスタＱ１０１，Ｑ１０
２，Ｑ１０３，Ｑ１０４のコレクタ電流をそれぞれＩ
１，Ｉ１’，Ｉ２，Ｉ２’とし、入力電位差をＶｄ、出
力電流をＩｏ、ＯＴＡの負荷電流をＩｇとすれば、次の
関係式が成り立つ。 Ｉｏ＋Ｉｇ＝Ｉ１＋Ｉ１’ …（１４） Ｉ１＋Ｉ２＝Ｉｇ …（１５） Ｖｄ＝ＶＴ・ｌｎ（Ｉ１／ｎＩ２） …（１６） Ｉ１＝ｎＩ２・ｅｘｐ（Ｖｄ／ＶＴ） …（１７） ただし、ベース電流は微小のものとして、Ｉｃ＝Ｉｅと
する。
する。図５はＯＴＡの動作原理を説明するための回路図
であり、同図のようにトランジスタＱ１０１，Ｑ１０
２，Ｑ１０３，Ｑ１０４のコレクタ電流をそれぞれＩ
１，Ｉ１’，Ｉ２，Ｉ２’とし、入力電位差をＶｄ、出
力電流をＩｏ、ＯＴＡの負荷電流をＩｇとすれば、次の
関係式が成り立つ。 Ｉｏ＋Ｉｇ＝Ｉ１＋Ｉ１’ …（１４） Ｉ１＋Ｉ２＝Ｉｇ …（１５） Ｖｄ＝ＶＴ・ｌｎ（Ｉ１／ｎＩ２） …（１６） Ｉ１＝ｎＩ２・ｅｘｐ（Ｖｄ／ＶＴ） …（１７） ただし、ベース電流は微小のものとして、Ｉｃ＝Ｉｅと
する。
【００２６】（１４）〜（１７）式より、
【数５】
【００２７】（１８）式をＶｄについて偏微分して、
【数６】
【００２８】したがって、トランスコンダクタンスＧ
は、
は、
【数７】 と表される。
【００２９】また、トランスコンダクタンスＧの逆数が
Ｒｇであるから、Ｒｇの温度特性は（２０）式より次の
ように表される。
Ｒｇであるから、Ｒｇの温度特性は（２０）式より次の
ように表される。
【数８】
【００３０】ＬＣ共振回路の直列共振周波数と並列共振
周波数の温度特性は、（１２），（１３）式より、Ｃの
温度特性が無視できるとすれば、√Ｌの温度特性に一致
する。直並列共振周波数をまとめてｆとすれば、共振周
波数の温度特性は、
周波数の温度特性は、（１２），（１３）式より、Ｃの
温度特性が無視できるとすれば、√Ｌの温度特性に一致
する。直並列共振周波数をまとめてｆとすれば、共振周
波数の温度特性は、
【数９】 と表される。
【００３１】Ｌの温度特性は、Ｃの温度特性が無視でき
るとすれば、（１０）式より、
るとすれば、（１０）式より、
【数１０】 と表されるから、共振周波数の温度特性は、（２２），
（２３）式より、
（２３）式より、
【００３２】
【数１１】 となる。
【００３３】また、図６に示されるように、トランジス
タＱ１，Ｑ２及び抵抗Ｒ２からなるカレントソース回路
に、互いにベースが接続されたトランジスタＱ３，Ｑ４
からなるカレントミラー回路を接続した定電流回路の出
力電流は、トランジスタＱ２のエミッタ面積比をｍと
し、抵抗値をＲとすれば、周知の通り、
タＱ１，Ｑ２及び抵抗Ｒ２からなるカレントソース回路
に、互いにベースが接続されたトランジスタＱ３，Ｑ４
からなるカレントミラー回路を接続した定電流回路の出
力電流は、トランジスタＱ２のエミッタ面積比をｍと
し、抵抗値をＲとすれば、周知の通り、
【数１２】 と表される。ここで、ｌｎは自然対数である。
【００３４】したがって、この定電流回路の温度特性
は、（２５）式より、
は、（２５）式より、
【数１３】 と表されるため、この定電流回路の温度特性でＬＣ共振
回路の共振周波数の温度特性を打ち消すことができる。
回路の共振周波数の温度特性を打ち消すことができる。
【００３５】なお、図４に、２５℃時の直列共振周波数
を４１０ＫＨｚ、並列共振周波数を４９０ＫＨｚ、セン
ター周波数を４５０ＫＨｚ、センタ周波数時インピーダ
ンスを１２ＫΩ程度、電源電圧を１．０５Ｖ、アナログ
グランド電圧を８６０ｍＶ程度にしたときの主なＤＣバ
イアスを記載している。このＤＣバイアスはＳＰＩＣＥ
等の回路シミュレータでシミュレーションしたものであ
る。また、図１１に示した従来回路との比較ができるよ
うに、電源電圧とアナロググランド電圧の温度特性をト
ランジスタのＶＢＥの温度特性と一致させてシミュレー
ションを実行している。
を４１０ＫＨｚ、並列共振周波数を４９０ＫＨｚ、セン
ター周波数を４５０ＫＨｚ、センタ周波数時インピーダ
ンスを１２ＫΩ程度、電源電圧を１．０５Ｖ、アナログ
グランド電圧を８６０ｍＶ程度にしたときの主なＤＣバ
イアスを記載している。このＤＣバイアスはＳＰＩＣＥ
等の回路シミュレータでシミュレーションしたものであ
る。また、図１１に示した従来回路との比較ができるよ
うに、電源電圧とアナロググランド電圧の温度特性をト
ランジスタのＶＢＥの温度特性と一致させてシミュレー
ションを実行している。
【００３６】このシミュレーションの結果から、ＯＴＡ
の入出力端子のバイアスは、３ｍＶのずれに留まってお
り、アナロググランドバイアス電圧を中心に考えた場
合、バイアスのずれ率は０．３５％である。因みに、従
来回路のずれは１３７ｍＶであり、そのずれ率は１６％
であり、格段に安定していることが判る。また、ＬＣ共
振回路の特性としても、ＰＨＡＳＥ＝６５ｄｅｇであ
り、従来回路の３７ｄｅｇに比較して特性が格段に改良
されていることが判る。
の入出力端子のバイアスは、３ｍＶのずれに留まってお
り、アナロググランドバイアス電圧を中心に考えた場
合、バイアスのずれ率は０．３５％である。因みに、従
来回路のずれは１３７ｍＶであり、そのずれ率は１６％
であり、格段に安定していることが判る。また、ＬＣ共
振回路の特性としても、ＰＨＡＳＥ＝６５ｄｅｇであ
り、従来回路の３７ｄｅｇに比較して特性が格段に改良
されていることが判る。
【００３７】図７に本実施例のジャイレータ回路を用い
たＬＣ共振回路の入力インピーダンスの周波数対温度特
性を示す。温度変化−１０℃〜５０℃において、周波数
ばらはつきは約２ＫＨｚであり、４５０ＫＨｚをセンタ
ーとして考えると、±１ＫＨｚとなっている。因みに、
従来回路では周波数ばらつきは約３０ＫＨｚであり、±
１５ＫＨｚであった。したがって、温度を変化させて
も、直並列共振周波数は殆どずれることがなく、極めて
安定した特性であることが判る。実際の受動素子の素材
してセラミックを利用した共振回路の温度に対する周波
数ばらつきは±１．５ＫＨｚ程度であるから、このジャ
イレータ回路を用いたＬＣ共振回路は実用上も問題がな
いことが判る。
たＬＣ共振回路の入力インピーダンスの周波数対温度特
性を示す。温度変化−１０℃〜５０℃において、周波数
ばらはつきは約２ＫＨｚであり、４５０ＫＨｚをセンタ
ーとして考えると、±１ＫＨｚとなっている。因みに、
従来回路では周波数ばらつきは約３０ＫＨｚであり、±
１５ＫＨｚであった。したがって、温度を変化させて
も、直並列共振周波数は殆どずれることがなく、極めて
安定した特性であることが判る。実際の受動素子の素材
してセラミックを利用した共振回路の温度に対する周波
数ばらつきは±１．５ＫＨｚ程度であるから、このジャ
イレータ回路を用いたＬＣ共振回路は実用上も問題がな
いことが判る。
【００３８】
【発明の効果】以上説明したように本発明は、第１及び
第２のＯＴＡからなる接地インダクスタン回路により、
温度変動に対するインピーダンスの変動を抑制すること
が可能となる。このため、この接地インダクタンスを用
いたＬＣ共振回路において、直並列共振周波数の温度変
動が殆どなく、極めて安定した周波数特性を得ることが
できる。また、カレントソース回路、カレントミラー回
路、カレントアンプを含む電流源を備えることにより、
ＤＣバイアスに崩れのないＬＣ共振回路を得ることもで
きる。
第２のＯＴＡからなる接地インダクスタン回路により、
温度変動に対するインピーダンスの変動を抑制すること
が可能となる。このため、この接地インダクタンスを用
いたＬＣ共振回路において、直並列共振周波数の温度変
動が殆どなく、極めて安定した周波数特性を得ることが
できる。また、カレントソース回路、カレントミラー回
路、カレントアンプを含む電流源を備えることにより、
ＤＣバイアスに崩れのないＬＣ共振回路を得ることもで
きる。
【図１】本発明の一実施例のジャイレータ回路を用いた
ＬＣ共振回路のブロック回路図である。
ＬＣ共振回路のブロック回路図である。
【図２】図１の回路における接地インダクタンスの動作
原理を説明するための図である。
原理を説明するための図である。
【図３】図１の回路における共振周波数の動作原理を説
明するための図である。
明するための図である。
【図４】図１の具体的なＬＣ共振回路の回路図である。
【図５】図１の回路におけるトランスコンダクタンスア
ンプの動作原理を説明するための図である。
ンプの動作原理を説明するための図である。
【図６】図１の回路における電流源の一部を示す回路図
である。
である。
【図７】図１のＬＣ共振回路における温度に対する周波
数特性を示す図である。
数特性を示す図である。
【図８】従来のＬＣ共振回路における温度に対する周波
数特性を示す図である。
数特性を示す図である。
【図９】従来のジャイレータ回路を用いた接地インダク
タンス回路のブロック図である。
タンス回路のブロック図である。
【図１０】図９の接地インダクタンス回路を用いたＬＣ
共振回路のブロック図である。
共振回路のブロック図である。
【図１１】図１０の具体的な回路の回路図である。
ＯＴＡ１ 第１のトランスコンダクタンスアンプ ＯＴＡ２ 第２のトランスコンダクタンスアンプ Ｒ１ 抵抗 Ｃ１〜Ｃ３ 第１〜第３容量
Claims (4)
- 【請求項１】 それぞれ２つの入力端子と２つの出力端
子を有する第１及び第２のトランスコンダクタンスアン
プ（以下、ＯＴＡ）を有し、第１のＯＴＡの第１入力端
子と第２のＯＴＡの第２入力端子を接続し、第１のＯＴ
Ａの第１出力端子と第２のＯＴＡの第１入力端子を接続
し、第１のＯＴＡの第２入力端子、第２出力端子、第２
のＯＴＡの第２入力端子、第１出力端子をそれぞれ接地
し、かつ第２のＯＴＡの第１入力端子と接地との間に容
量を接続したことを特徴とするジャイレータ回路を用い
た接地インダクタンス回路。 - 【請求項２】 それぞれ２つの入力端子と２つの出力端
子を有する第１及び第２のＯＴＡを有し、第１のＯＴＡ
の第１入力端子と第２のＯＴＡの第２入力端子を接続
し、第１のＯＴＡの第１出力端子と第２のＯＴＡの第１
入力端子を接続し、第１のＯＴＡの第２入力端子、第２
出力端子、第２のＯＴＡの第２入力端子、第１出力端子
をそれぞれ接地し、かつ第２のＯＴＡの第１入力端子と
接地との間に容量を接続した接地インダクタンス回路
と、この接地インダクタンス回路の前記第１のＯＴＡの
第１入力端子に接続した抵抗及び第２、第３の容量とで
構成されることを特徴とするジャイレータ回路を用いた
ＬＣ共振回路。 - 【請求項３】 第１のＯＴＡの第１入力端子に抵抗と第
２の容量とが直列接続され、この第２の容量の他端と接
地との間に第３の容量が接続されてなる請求項２のジャ
イレータ回路を用いたＬＣ共振回路。 - 【請求項４】 前記第１及び第２のＯＴＡは電流負荷の
回路で構成され、この電流負荷の電流源は、第１及び第
２のトランジスタ（Ｑ１，Ｑ２）及び抵抗（Ｒ２）から
なるカレントソース回路と、このカレントソース回路に
接続され互いにベースが接続された第３ないし第５のト
ランジスタ（Ｑ３，Ｑ４，Ｑ２１）からなる第１のカレ
ントミラー回路と、この第１のカレントミラー回路に接
続されて互いにベースが接続された第６及び第７のトラ
ンジスタ（Ｑ２５，Ｑ２６）からなる第２のカレントミ
ラー回路と、この第２のカレントミラー回路に接続され
た複数のトランジスタ（Ｑ２７，Ｑ２８，Ｑ２９）から
なるカレントアンプとで構成される請求項２または３の
ジャイレータ回路を用いたＬＣ共振回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7159868A JP2800721B2 (ja) | 1995-06-03 | 1995-06-03 | ジャイレータ回路を用いたｌｃ共振回路 |
| KR1019960019614A KR0166002B1 (ko) | 1995-06-03 | 1996-06-03 | 자이레이터 회로를 이용한 접지된 인덕턴스 회로 |
| CN96110096A CN1066873C (zh) | 1995-06-03 | 1996-06-03 | 使用回转器电路的接地电感电路 |
| EP96304007A EP0746096A1 (en) | 1995-06-03 | 1996-06-03 | Grounded inductance circuit using gyrator circuit |
| US08/660,175 US5635884A (en) | 1995-06-03 | 1996-06-03 | Grounded inductance circuit using gyrator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7159868A JP2800721B2 (ja) | 1995-06-03 | 1995-06-03 | ジャイレータ回路を用いたｌｃ共振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330903A true JPH08330903A (ja) | 1996-12-13 |
| JP2800721B2 JP2800721B2 (ja) | 1998-09-21 |
Family
ID=15702977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7159868A Expired - Lifetime JP2800721B2 (ja) | 1995-06-03 | 1995-06-03 | ジャイレータ回路を用いたｌｃ共振回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5635884A (ja) |
| EP (1) | EP0746096A1 (ja) |
| JP (1) | JP2800721B2 (ja) |
| KR (1) | KR0166002B1 (ja) |
| CN (1) | CN1066873C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057175A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 자이레이터를 이용한 임피던스 정합장치 |
| JP2006091015A (ja) * | 2004-09-20 | 2006-04-06 | Muller Martini Holding Ag | 搬送列流内において所定間隔で計測装置を通過する印刷物の厚みを計測する方法 |
| JP2009033643A (ja) * | 2007-07-30 | 2009-02-12 | Renesas Technology Corp | 半導体集積回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472908B1 (en) * | 2000-02-03 | 2002-10-29 | Applied Micro Circuits Corporation | Differential output driver circuit and method for same |
| US7019586B2 (en) * | 2004-03-23 | 2006-03-28 | Silicon Laboratories Inc. | High-speed Gm-C tuning |
| US7215227B2 (en) * | 2004-03-31 | 2007-05-08 | Silicon Laboratories Inc. | Gm-C filter compensation |
| WO2007102132A1 (en) * | 2006-03-09 | 2007-09-13 | Nxp B.V. | Amplification stage |
| JP4859709B2 (ja) * | 2007-03-01 | 2012-01-25 | 富士通セミコンダクター株式会社 | 電圧制御回路 |
| US9385671B2 (en) * | 2014-05-14 | 2016-07-05 | Stmicroelectronics S.R.L. | Control circuit for low noise amplifier and related differential and single-ended amplification devices |
| US10063199B2 (en) * | 2016-06-09 | 2018-08-28 | Analog Devices Global | Buffer with increased headroom |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162903A (ja) * | 1994-12-05 | 1996-06-21 | Nec Corp | ジャイレータ回路を用いた接地インダクタンス回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5075382A (ja) * | 1973-11-05 | 1975-06-20 | ||
| JPH0821832B2 (ja) * | 1988-02-15 | 1996-03-04 | 松下電器産業株式会社 | ジャイレータ回路を用いたリアクタンス回路 |
| US5117205A (en) * | 1990-05-01 | 1992-05-26 | U.S. Philips Corporation | Electrically controllable oscillator circuit, and electrically controllable filter arrangement comprising said circuits |
| JPH0575382A (ja) * | 1991-09-12 | 1993-03-26 | Matsushita Electric Ind Co Ltd | バンドパスフイルタ |
-
1995
- 1995-06-03 JP JP7159868A patent/JP2800721B2/ja not_active Expired - Lifetime
-
1996
- 1996-06-03 KR KR1019960019614A patent/KR0166002B1/ko not_active IP Right Cessation
- 1996-06-03 EP EP96304007A patent/EP0746096A1/en not_active Withdrawn
- 1996-06-03 US US08/660,175 patent/US5635884A/en not_active Expired - Fee Related
- 1996-06-03 CN CN96110096A patent/CN1066873C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162903A (ja) * | 1994-12-05 | 1996-06-21 | Nec Corp | ジャイレータ回路を用いた接地インダクタンス回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057175A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 자이레이터를 이용한 임피던스 정합장치 |
| JP2006091015A (ja) * | 2004-09-20 | 2006-04-06 | Muller Martini Holding Ag | 搬送列流内において所定間隔で計測装置を通過する印刷物の厚みを計測する方法 |
| JP2009033643A (ja) * | 2007-07-30 | 2009-02-12 | Renesas Technology Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0166002B1 (ko) | 1999-03-20 |
| CN1141536A (zh) | 1997-01-29 |
| KR970004311A (ko) | 1997-01-29 |
| JP2800721B2 (ja) | 1998-09-21 |
| CN1066873C (zh) | 2001-06-06 |
| EP0746096A1 (en) | 1996-12-04 |
| US5635884A (en) | 1997-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2800213B2 (ja) | 集積ジャイレータ発振器 | |
| JP2800721B2 (ja) | ジャイレータ回路を用いたｌｃ共振回路 | |
| US5825265A (en) | Grounded inductance circuit using a gyrator circuit | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| EP0520751B1 (en) | Integrating filter circuit | |
| JPH0414526B2 (ja) | ||
| EP0295704B1 (en) | Reactance circuit | |
| JP2825076B2 (ja) | ジャイレータ回路を用いた復調回路 | |
| KR970007614B1 (ko) | 직교신호발생회로 | |
| JPH0117603B2 (ja) | ||
| JP3116544B2 (ja) | 遅延回路 | |
| JP2655279B2 (ja) | コレクタ負帰還法水晶発振器 | |
| JPH07303026A (ja) | 電圧制御電流源回路、これを利用した等価インダクタンス回路、およびこれらを利用した能動フィルタ回路 | |
| JPH0348686B2 (ja) | ||
| JP2680748B2 (ja) | 結合容量回路 | |
| JPS63232509A (ja) | 同調増幅器 | |
| JPH01149504A (ja) | 電圧制御発振器 | |
| JPH0369210B2 (ja) | ||
| JP2823378B2 (ja) | 集積回路化可変抵抗器 | |
| JP3148469B2 (ja) | フィルタ回路 | |
| JPH01280903A (ja) | 周波数可変同調回路 | |
| JPH03214805A (ja) | 低域フィルタ | |
| JPH0774589A (ja) | アクティブフィルタと発振回路 | |
| JPH03136409A (ja) | アクティブフィルタ回路 | |
| JPH09167942A (ja) | フィルタ回路 |