JP2825076B2 - ジャイレータ回路を用いた復調回路 - Google Patents
ジャイレータ回路を用いた復調回路Info
- Publication number
- JP2825076B2 JP2825076B2 JP7345867A JP34586795A JP2825076B2 JP 2825076 B2 JP2825076 B2 JP 2825076B2 JP 7345867 A JP7345867 A JP 7345867A JP 34586795 A JP34586795 A JP 34586795A JP 2825076 B2 JP2825076 B2 JP 2825076B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- resistor
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2245—Homodyne or synchrodyne circuits using two quadrature channels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
- H03H11/42—Gyrators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
- H03H11/50—One-port networks simulating reactances using gyrators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は復調回路に関し、特
にジャイレータ回路を用いた復調回路に関する。
にジャイレータ回路を用いた復調回路に関する。
【０００２】
【従来の技術】無線機の復調方式として、遅延検波方
式、パルスカウント検波方式、クォドラチャ（Quadratu
re；直交）検波方式等があるが、近年の受信機は、共振
素子を利用したクォドラチャ検波方式が主流となってい
る。なお、クォドラチャ検波方式は周知の技術のため、
説明は省略する。
式、パルスカウント検波方式、クォドラチャ（Quadratu
re；直交）検波方式等があるが、近年の受信機は、共振
素子を利用したクォドラチャ検波方式が主流となってい
る。なお、クォドラチャ検波方式は周知の技術のため、
説明は省略する。
【０００３】クォドラチャ検波方式が広く利用される理
由としては、共振素子として、セラミックディスクリミ
ネータ（以下「ディスクリミネータ」とも略記する）等
の、精度が良く安定したものが得られることによる。ま
た、無線機の復調部分は、復調用集積回路（以下「ＩＦ
ＩＣ」という、中間周波数ＩＣ）が用いられ、通常、デ
ィスクリミネータ（周波数弁別器）等の共振素子は外付
けとされる。
由としては、共振素子として、セラミックディスクリミ
ネータ（以下「ディスクリミネータ」とも略記する）等
の、精度が良く安定したものが得られることによる。ま
た、無線機の復調部分は、復調用集積回路（以下「ＩＦ
ＩＣ」という、中間周波数ＩＣ）が用いられ、通常、デ
ィスクリミネータ（周波数弁別器）等の共振素子は外付
けとされる。
【０００４】外付けディスクリミネータを用いる場合、
当然、このディスクリミネータは固定となるため、異な
るＩＦ周波数に対応させるには、その特性に応じたディ
スクリミネータに変更しなければならないという問題が
あった。また、通常、ディスクリミネータは、ＩＦＩＣ
とのインピーダンス整合が必要とされるため、ディスク
リミネータを変更する毎に、ＩＦＩＣとの調整のための
作業、時間、及びコストがかかるという問題もあった。
当然、このディスクリミネータは固定となるため、異な
るＩＦ周波数に対応させるには、その特性に応じたディ
スクリミネータに変更しなければならないという問題が
あった。また、通常、ディスクリミネータは、ＩＦＩＣ
とのインピーダンス整合が必要とされるため、ディスク
リミネータを変更する毎に、ＩＦＩＣとの調整のための
作業、時間、及びコストがかかるという問題もあった。
【０００５】共振素子として、ＬＣ共振回路を用いる場
合の問題点も同様とされ、さらにＬＣ共振回路の場合に
は、限られた定数のため、自由に特性を変更できないと
いう問題点もあった。また、これらの共振素子は体積等
が大きいため、実装面の点から考えても問題であった。
合の問題点も同様とされ、さらにＬＣ共振回路の場合に
は、限られた定数のため、自由に特性を変更できないと
いう問題点もあった。また、これらの共振素子は体積等
が大きいため、実装面の点から考えても問題であった。
【０００６】近年、上記した問題点を解決するために、
共振回路をＩＣ（半導体集積回路）内部に構成する試み
が盛んに進められており、共振回路のインダクタンス素
子をＩＣ内に構成する方法として、ジャイレータ回路等
を用いた方法が多々報告されている。
共振回路をＩＣ（半導体集積回路）内部に構成する試み
が盛んに進められており、共振回路のインダクタンス素
子をＩＣ内に構成する方法として、ジャイレータ回路等
を用いた方法が多々報告されている。
【０００７】ジャイレータ回路を用いた接地インダクタ
ンス回路の従来技術として、例えば、特開平１−２０８
０１１号公報に記載のものがある。この従来の接地イン
ダクタンス回路をブロック図にて図１３に示す。
ンス回路の従来技術として、例えば、特開平１−２０８
０１１号公報に記載のものがある。この従来の接地イン
ダクタンス回路をブロック図にて図１３に示す。
【０００８】図１３（Ａ）に示されるように、第１、第
２のトランスコンダクタンスアンプ（Operational Tran
sconductance Amplifier、以下「ＯＴＡ」という）１、
２の、互いの２つの入力端子と２つの出力端子を接続
し、第２のＯＴＡ２の２つの入力端子の間（したがって
第１のＯＴＡ１の２つの出力端子の間）に容量３を接続
し、第１のＯＴＡ１の一の入力端子（−入力端子）を交
流的に接地させた回路構成とされている。
２のトランスコンダクタンスアンプ（Operational Tran
sconductance Amplifier、以下「ＯＴＡ」という）１、
２の、互いの２つの入力端子と２つの出力端子を接続
し、第２のＯＴＡ２の２つの入力端子の間（したがって
第１のＯＴＡ１の２つの出力端子の間）に容量３を接続
し、第１のＯＴＡ１の一の入力端子（−入力端子）を交
流的に接地させた回路構成とされている。
【０００９】図１３に示す回路において、ＯＴＡのトラ
ンスコンダクタンスをＧ（Ｇ＝１／Ｒｇ）とすれば、周
知の通り、そのインダクタンスＬ（図１３（Ｂ）、図１
３（Ｃ）参照）は、次式（１）で表される。
ンスコンダクタンスをＧ（Ｇ＝１／Ｒｇ）とすれば、周
知の通り、そのインダクタンスＬ（図１３（Ｂ）、図１
３（Ｃ）参照）は、次式（１）で表される。
【００１０】 Ｌ＝（１／Ｇ）2・Ｃ＝Ｒｇ2・Ｃ …（１）
【００１１】
【発明が解決しようとする課題】この従来の接地インダ
クタンス回路からなるジャイレータ回路を用いた復調回
路の具体的な回路構成の一例を、図１４に示す。
クタンス回路からなるジャイレータ回路を用いた復調回
路の具体的な回路構成の一例を、図１４に示す。
【００１２】図１４において、エミッタが共通接続され
て電流源トランジスタＱ８、Ｑ９に接続されコレクタが
能動負荷素子Ｑ２１、Ｑ２２にそれぞれ接続された差動
対トランジスタＱ１２、Ｑ１５、及びＱ１３、Ｑ１４
は、図１３（Ａ）における第１のＯＴＡ１を構成し、エ
ミッタが共通接続されて電流源トランジスタＱ１０、Ｑ
１１に接続されコレクタが能動負荷素子Ｑ２３、Ｑ２４
にそれぞれ接続された差動対トランジスタＱ１６、Ｑ１
９、及びＱ１７、Ｑ１８は、図１３（Ａ）における第２
のＯＴＡ２を構成している。差動対トランジスタのＱ１
６とＱ１７、及びＱ１８とＱ１９のベースはそれぞれ共
通に接続され、これらのベース間には容量Ｃ１が接続さ
れている。第１のＯＴＡ１、第２のＯＴＡ２、容量Ｃ１
が等価的にインダクタンスＬとして作用し、このインダ
クタンスＬと抵抗Ｒ４と容量Ｃ３、Ｃ２等により共振回
路が形成され、抵抗Ｒ１と差動対を構成するトランジス
タＱ３２のベースとの接続点に接続され、差動対を構成
するトランジスタＱ３３のベースに接続される抵抗Ｒ２
は抵抗Ｒ１と共通接続されて例えばＦＭリミッタ回路の
出力に接続され、差動対Ｑ３２、Ｑ３３の出力は、差動
対Ｑ３２、Ｑ３３とともに掛け算器を構成する排他的否
定論理和回路（ＥＸ−ＮＯＲ）１０に入力され、ＥＸ−
ＮＯＲ回路１０の出力は積分器１２に入力され、積分器
２２からは周波数に応じて異なる電圧値が出力され周波
数復調が為される。
て電流源トランジスタＱ８、Ｑ９に接続されコレクタが
能動負荷素子Ｑ２１、Ｑ２２にそれぞれ接続された差動
対トランジスタＱ１２、Ｑ１５、及びＱ１３、Ｑ１４
は、図１３（Ａ）における第１のＯＴＡ１を構成し、エ
ミッタが共通接続されて電流源トランジスタＱ１０、Ｑ
１１に接続されコレクタが能動負荷素子Ｑ２３、Ｑ２４
にそれぞれ接続された差動対トランジスタＱ１６、Ｑ１
９、及びＱ１７、Ｑ１８は、図１３（Ａ）における第２
のＯＴＡ２を構成している。差動対トランジスタのＱ１
６とＱ１７、及びＱ１８とＱ１９のベースはそれぞれ共
通に接続され、これらのベース間には容量Ｃ１が接続さ
れている。第１のＯＴＡ１、第２のＯＴＡ２、容量Ｃ１
が等価的にインダクタンスＬとして作用し、このインダ
クタンスＬと抵抗Ｒ４と容量Ｃ３、Ｃ２等により共振回
路が形成され、抵抗Ｒ１と差動対を構成するトランジス
タＱ３２のベースとの接続点に接続され、差動対を構成
するトランジスタＱ３３のベースに接続される抵抗Ｒ２
は抵抗Ｒ１と共通接続されて例えばＦＭリミッタ回路の
出力に接続され、差動対Ｑ３２、Ｑ３３の出力は、差動
対Ｑ３２、Ｑ３３とともに掛け算器を構成する排他的否
定論理和回路（ＥＸ−ＮＯＲ）１０に入力され、ＥＸ−
ＮＯＲ回路１０の出力は積分器１２に入力され、積分器
２２からは周波数に応じて異なる電圧値が出力され周波
数復調が為される。
【００１３】図１４に示すように、第１及び第２のＯＴ
Ａの電流源としては、温度特性を良くするため、第１の
トランジスタＱ１、第２のトランジスタＱ２及び抵抗Ｒ
５からなるカレントソース回路に、互いにベースが接続
された第３のトランジスタＱ３及び第４のトランジスタ
Ｑ４からなるカレントソース（電流源）回路を接続し
た、周知の定電流源回路を用いている。
Ａの電流源としては、温度特性を良くするため、第１の
トランジスタＱ１、第２のトランジスタＱ２及び抵抗Ｒ
５からなるカレントソース回路に、互いにベースが接続
された第３のトランジスタＱ３及び第４のトランジスタ
Ｑ４からなるカレントソース（電流源）回路を接続し
た、周知の定電流源回路を用いている。
【００１４】また、図１４には、２５℃時の、直列共振
周波数を４１０ＫＨｚ、並列共振周波数を４９０ＫＨ
ｚ、センター周波数を４５０ＫＨｚ、センター周波数時
インピーダンスを１１ＫΩ程度、電源電圧を１．０５
Ｖ、アナロググランド電圧を８６０ｍＶ程度にしたとき
の主なノード（節点）のＤＣバイアスが併記されてお
り、抵抗Ｒ１、Ｒ２、Ｒ３は、センター周波数時インピ
ーダンスと同じ抵抗値にしている。なお、このＤＣバイ
アスは、ＳＰＩＣＥ等の回路シミュレータでシミュレー
ションした結果を示したものである。
周波数を４１０ＫＨｚ、並列共振周波数を４９０ＫＨ
ｚ、センター周波数を４５０ＫＨｚ、センター周波数時
インピーダンスを１１ＫΩ程度、電源電圧を１．０５
Ｖ、アナロググランド電圧を８６０ｍＶ程度にしたとき
の主なノード（節点）のＤＣバイアスが併記されてお
り、抵抗Ｒ１、Ｒ２、Ｒ３は、センター周波数時インピ
ーダンスと同じ抵抗値にしている。なお、このＤＣバイ
アスは、ＳＰＩＣＥ等の回路シミュレータでシミュレー
ションした結果を示したものである。
【００１５】この回路シミュレーションの結果より、Ｏ
ＴＡの入出力端子のバイアスが大きく崩れ、あらゆる所
でトランジスタが飽和しており、正常に動作していない
ことがわかる。
ＴＡの入出力端子のバイアスが大きく崩れ、あらゆる所
でトランジスタが飽和しており、正常に動作していない
ことがわかる。
【００１６】図１５に、従来例による、復調回路のＬＣ
共振回路部分の、入力インピーダンスの周波数対温度特
性のグラフを示す。温度変化−１０℃〜５０℃におい
て、周波数ばらつきは、約３０ＫＨｚであり、４５０Ｋ
Ｈｚをセンターとして考えると、±１５ＫＨｚとなって
いる。すなわち、温度を変化させると、常温に比べ、直
並列共振周波数が大きくずれていることがわかる。
共振回路部分の、入力インピーダンスの周波数対温度特
性のグラフを示す。温度変化−１０℃〜５０℃におい
て、周波数ばらつきは、約３０ＫＨｚであり、４５０Ｋ
Ｈｚをセンターとして考えると、±１５ＫＨｚとなって
いる。すなわち、温度を変化させると、常温に比べ、直
並列共振周波数が大きくずれていることがわかる。
【００１７】実際の受動素子の素材として、セラミック
品を利用した共振回路の温度に対する周波数ばらつき
は、±１．５ＫＨｚ程度であるから、約１０倍も精度が
悪いことになる。
品を利用した共振回路の温度に対する周波数ばらつき
は、±１．５ＫＨｚ程度であるから、約１０倍も精度が
悪いことになる。
【００１８】このように、上記従来技術（上記したジャ
イレータ回路を用いた復調器）においては、ＤＣバイア
スのズレによるトランジスタの飽和、及び温度変動によ
る共振周波数のズレという問題を考えると、復調回路と
しては実際上使用することは不可能とされ、相変わらず
極めて大きな問題を残すことになった。
イレータ回路を用いた復調器）においては、ＤＣバイア
スのズレによるトランジスタの飽和、及び温度変動によ
る共振周波数のズレという問題を考えると、復調回路と
しては実際上使用することは不可能とされ、相変わらず
極めて大きな問題を残すことになった。
【００１９】すなわち、従来の外付けディスクリミネー
タに固有の問題点を解決したはずの上記従来技術におい
ては、上記したように、復調回路に用いることは実際上
不可能であることが判明され、復調部分には、結局外付
けディスクリミネータをつけるしか無く、ＩＦＩＣとの
調整のための時間、コストの問題、実装の問題等、何の
解決にもなっておらず、極めて大きな問題であった。
タに固有の問題点を解決したはずの上記従来技術におい
ては、上記したように、復調回路に用いることは実際上
不可能であることが判明され、復調部分には、結局外付
けディスクリミネータをつけるしか無く、ＩＦＩＣとの
調整のための時間、コストの問題、実装の問題等、何の
解決にもなっておらず、極めて大きな問題であった。
【００２０】したがって、本発明の目的は、上述した問
題を解消し、ＤＣバイアスが崩れず、温度変動に対し
て、直並列共振周波数がずれることなく、極めて安定し
た特性が得られ、複数のＩＦ周波数に対応可能であると
共に集積化に好適な、ジャイレータ回路を用いた復調回
路を提供することにある。
題を解消し、ＤＣバイアスが崩れず、温度変動に対し
て、直並列共振周波数がずれることなく、極めて安定し
た特性が得られ、複数のＩＦ周波数に対応可能であると
共に集積化に好適な、ジャイレータ回路を用いた復調回
路を提供することにある。
【００２１】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、２つの入力端子及び２つの出力端子を有
する第１、第２のトランスコンダクタンスアンプにおい
て、前記第１のトランスコンダクタンスアンプの第１の
入力端子と、前記第２のトランスコンダクタンスアンプ
の第２の出力端子とを接続し、前記第１のトランスコン
ダクタンスアンプの第１の出力端子と、前記第２のトラ
ンスコンダクタンスアンプの第１の入力端子と、他端を
接地した第１の容量の一端とを接続し、未使用の入出力
端子を全て交流的に接地させ、前記第１のトランスコン
ダクタンスアンプの第１の入力端子に第１の抵抗の一端
を接続し、前記第１の抵抗の他端を第２の容量の一端に
接続し、前記第２の容量の他端を、他端を接地した第３
の容量の一端と、他端を第３の抵抗の一端に接続した第
２の抵抗の一端と共通に接続して掛け算器の第１の入力
端子に接続し、前記掛け算器の第２の入力端子を、他端
を交流的に接地した第４の抵抗の一端と前記第３の抵抗
の他端との接続点に接続してなることを特徴とする、ジ
ャイレータ回路を用いた復調回路を提供する。
め、本発明は、２つの入力端子及び２つの出力端子を有
する第１、第２のトランスコンダクタンスアンプにおい
て、前記第１のトランスコンダクタンスアンプの第１の
入力端子と、前記第２のトランスコンダクタンスアンプ
の第２の出力端子とを接続し、前記第１のトランスコン
ダクタンスアンプの第１の出力端子と、前記第２のトラ
ンスコンダクタンスアンプの第１の入力端子と、他端を
接地した第１の容量の一端とを接続し、未使用の入出力
端子を全て交流的に接地させ、前記第１のトランスコン
ダクタンスアンプの第１の入力端子に第１の抵抗の一端
を接続し、前記第１の抵抗の他端を第２の容量の一端に
接続し、前記第２の容量の他端を、他端を接地した第３
の容量の一端と、他端を第３の抵抗の一端に接続した第
２の抵抗の一端と共通に接続して掛け算器の第１の入力
端子に接続し、前記掛け算器の第２の入力端子を、他端
を交流的に接地した第４の抵抗の一端と前記第３の抵抗
の他端との接続点に接続してなることを特徴とする、ジ
ャイレータ回路を用いた復調回路を提供する。
【００２２】また、本発明においては、第１、第２のＯ
ＴＡは、電流負荷の回路構成とされ、この電流負荷の電
流源が、第１及び第２のトランジスタ並びに抵抗からな
るカレントソース回路と、このカレントソース回路に接
続され互いにベースが接続された第３及び第４並びに第
５のトランジスタからなるカレントミラー回路と、この
カレントミラー回路に接続され互いにベースが接続され
た第６及び第７のトランジスタからなるカレントミラー
回路と、前記第６及び第７のトランジスタからなるカレ
ントミラー回路に接続されたカレントアンプから構成さ
れていることを特徴とする。
ＴＡは、電流負荷の回路構成とされ、この電流負荷の電
流源が、第１及び第２のトランジスタ並びに抵抗からな
るカレントソース回路と、このカレントソース回路に接
続され互いにベースが接続された第３及び第４並びに第
５のトランジスタからなるカレントミラー回路と、この
カレントミラー回路に接続され互いにベースが接続され
た第６及び第７のトランジスタからなるカレントミラー
回路と、前記第６及び第７のトランジスタからなるカレ
ントミラー回路に接続されたカレントアンプから構成さ
れていることを特徴とする。
【００２３】さらに、本発明においては、共振回路の共
振周波数は、ＯＴＡの負荷電流を制御することにより可
変できることを特徴とする。
振周波数は、ＯＴＡの負荷電流を制御することにより可
変できることを特徴とする。
【００２４】
【作用】本発明の復調回路は、ジャイレータ回路によ
り、接地インダクタンスを実現したものであり、このた
め集積化が可能である。
り、接地インダクタンスを実現したものであり、このた
め集積化が可能である。
【００２５】また、本発明の復調回路は、ＯＴＡの負荷
電流により、直並列共振周波数を制御する構成とされ、
複数のＩＦ周波数に対応することが可能とされている。
電流により、直並列共振周波数を制御する構成とされ、
複数のＩＦ周波数に対応することが可能とされている。
【００２６】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。
して以下に説明する。
【００２７】図１は、本発明の一実施形態の構成を説明
するための図である。図１に示すように、第１のＯＴＡ
（オペレーショナルトランスコンダクタンスアンプ）１
の第１の入力端子（＋端子）と、第２のＯＴＡ２の第２
の出力端子とが接続され、第１のＯＴＡ１の第１の出力
端子と第２のＯＴＡ２の第１の入力端子（＋端子）と片
側接地の第１の容量３（Ｃ１）とが接続され、第１のＯ
ＴＡ１の第２の入力端子（−端子）と第２の出力端子、
及び第２のＯＴＡ２の第２の入力端子（−端子）と第１
の出力端子とが交流的に接地されている。そして、第１
のＯＴＡ１の第１の入力端子には、第１の抵抗９（Ｒ
４）の一端が接続され、第１の抵抗９（Ｒ４）の他端は
第２の容量４（Ｃ２）の一端と接続され、第２の容量４
（Ｃ２）の他端は、他端を接地した第３の容量（Ｃ３）
の一端と共通接続され、この接続点は、第２の抵抗６
（Ｒ１）の一端と接続されて掛け算器１０の第１の入力
端に接続され、掛け算器１０の第２の入力端は、他端が
交流的に接地された第３の抵抗８（Ｒ３）の一端と、他
端が第２の抵抗６（Ｒ１）の他端と共通接続された第４
の抵抗７（Ｒ２）の一端との接続点に接続された構成と
されている。
するための図である。図１に示すように、第１のＯＴＡ
（オペレーショナルトランスコンダクタンスアンプ）１
の第１の入力端子（＋端子）と、第２のＯＴＡ２の第２
の出力端子とが接続され、第１のＯＴＡ１の第１の出力
端子と第２のＯＴＡ２の第１の入力端子（＋端子）と片
側接地の第１の容量３（Ｃ１）とが接続され、第１のＯ
ＴＡ１の第２の入力端子（−端子）と第２の出力端子、
及び第２のＯＴＡ２の第２の入力端子（−端子）と第１
の出力端子とが交流的に接地されている。そして、第１
のＯＴＡ１の第１の入力端子には、第１の抵抗９（Ｒ
４）の一端が接続され、第１の抵抗９（Ｒ４）の他端は
第２の容量４（Ｃ２）の一端と接続され、第２の容量４
（Ｃ２）の他端は、他端を接地した第３の容量（Ｃ３）
の一端と共通接続され、この接続点は、第２の抵抗６
（Ｒ１）の一端と接続されて掛け算器１０の第１の入力
端に接続され、掛け算器１０の第２の入力端は、他端が
交流的に接地された第３の抵抗８（Ｒ３）の一端と、他
端が第２の抵抗６（Ｒ１）の他端と共通接続された第４
の抵抗７（Ｒ２）の一端との接続点に接続された構成と
されている。
【００２８】図２〜図７は、本発明の一実施形態に係る
回路の動作原理を説明するためのブロック図である。図
２ないし図７を参照して、本発明の一実施形態に係るジ
ャイレータ回路を用いた復調回路の動作原理について詳
しく説明する。
回路の動作原理を説明するためのブロック図である。図
２ないし図７を参照して、本発明の一実施形態に係るジ
ャイレータ回路を用いた復調回路の動作原理について詳
しく説明する。
【００２９】まず、接地インダクタンス回路について説
明する。
明する。
【００３０】図２において、ＯＴＡのトランスコンダク
タンスをＧとすれば、この回路がジャイレータとなるた
めには、Ｙパラメータを用いると次式（２）が成り立
つ。
タンスをＧとすれば、この回路がジャイレータとなるた
めには、Ｙパラメータを用いると次式（２）が成り立
つ。
【００３１】
【数１】
【００３２】上式（２）を整理すると、次式（３）、
（４）より、次式（５）、（６）が得られる。
（４）より、次式（５）、（６）が得られる。
【００３３】Ｉ１′＝−Ｇ・Ｖ２′ …（３）
【００３４】Ｉ２′＝Ｇ・Ｖ１ …（４）
【００３５】Ｖ２′＝Ｖｃ＝Ｉｃ／ｊωＣ …（５）
【００３６】Ｉ２′＝−Ｉｃ …（６）
【００３７】トランスコンダクタンスはインピーダンス
の逆数であるから、次式（７）となる。
の逆数であるから、次式（７）となる。
【００３８】Ｇ＝１／Ｒｇ …（７）
【００３９】したがって、上式（３）〜（７）より次式
（８）が求められる。
（８）が求められる。
【００４０】
【数２】
【００４１】入力端からみたインピーダンスをＺ１′と
すれば、次式（９）となり、さらにＺ＝ｊωＬとすれ
ば、次式（１０）となる。
すれば、次式（９）となり、さらにＺ＝ｊωＬとすれ
ば、次式（１０）となる。
【００４２】Ｚ１′＝ｊωＣＲｇ2 …（９）
【００４３】Ｌ＝Ｒｇ2Ｃ …（１０）
【００４４】したがって、接地のインダクタンスを形成
していることがわかる。
していることがわかる。
【００４５】続いて、図３を参照して、直並列共振周波
数について説明する。ただし、共振周波数のみを考える
ため、直列抵抗成分は省略する。
数について説明する。ただし、共振周波数のみを考える
ため、直列抵抗成分は省略する。
【００４６】図３において、入力インピーダンスＺｉｎ
は次式（１１）のように表される。
は次式（１１）のように表される。
【００４７】
【数３】
【００４８】分子＝０より、直列共振周波数が求めら
れ、分母＝０より並列共振周波数が求められる。今、直
列共振周波数をｆｓ、並列共振周波数をｆｐとすれば、
それぞれ次式（１２）、（１３）のように表される。
れ、分母＝０より並列共振周波数が求められる。今、直
列共振周波数をｆｓ、並列共振周波数をｆｐとすれば、
それぞれ次式（１２）、（１３）のように表される。
【００４９】
【数４】
【００５０】続いて、復調部分の動作原理について説明
する。
する。
【００５１】図４は、復調部分の動作原理を示すブロッ
ク図である。
ク図である。
【００５２】図５は、入力電圧と出力電圧のベクトル図
である。
である。
【００５３】図３のＬＣ共振回路の部分を、直並列共振
周波数間はＬ性のため、交流的にＬとして考えると、図
４に示すようなブリッジ回路として表すことができる。
周波数間はＬ性のため、交流的にＬとして考えると、図
４に示すようなブリッジ回路として表すことができる。
【００５４】ｆ＝（ｆｓ＋ｆｐ）／２において、次式
（１４）とすれば、Ｉ１、Ｉ２は次式（１５）、（１
６）で表される。
（１４）とすれば、Ｉ１、Ｉ２は次式（１５）、（１
６）で表される。
【００５５】
【数５】
【００５６】
【数６】
【００５７】図５に示されるように、Ｉ２は、Ｖｉｎよ
り次式（１７）だけ位相が遅れる。
り次式（１７）だけ位相が遅れる。
【００５８】
【数７】
【００５９】したがって、周波数（ω＝２πｆ）が変化
すると、ｊωＬの値が変化し、Ｖｉｎ（Ｉ１）とＩ２の
位相差も変化するため、ＶｉｎとＶｏｕｔの位相差も変
化する。この周波数による位相差を利用して復調出力を
得る。
すると、ｊωＬの値が変化し、Ｖｉｎ（Ｉ１）とＩ２の
位相差も変化するため、ＶｉｎとＶｏｕｔの位相差も変
化する。この周波数による位相差を利用して復調出力を
得る。
【００６０】次に、別の図面を用いて、この復調部分に
ついてさらに詳しく説明する。
ついてさらに詳しく説明する。
【００６１】図６は、掛け算器１０（図１参照）の構成
を示すブロック図である。
を示すブロック図である。
【００６２】図６に示すように、掛け算器は、ＥＸ−Ｎ
ＯＲ（排他的否定論理和、排他的論理和回路の反転信号
出力回路）の構成をとっている。入力をＡ、Ｂ、出力を
Ｙとすると、論理は周知の通り、表１のようになる。
ＯＲ（排他的否定論理和、排他的論理和回路の反転信号
出力回路）の構成をとっている。入力をＡ、Ｂ、出力を
Ｙとすると、論理は周知の通り、表１のようになる。
【００６３】
【表１】
【００６４】図７は、周波数と位相差の関係を示したブ
ロック図である。
ロック図である。
【００６５】図７に示されるように、周波数を、ｆ１、
ｆ２、ｆ３の３ブロックに分けて考える。周波数がｆ１
〜ｆ３（領域〜）に変化すると、図５の位相もθ１
〜θ３へと変化する。図７のＡ、Ｂが、それぞれ図６の
ＥＸ−ＮＯＲ回路の入力に対応するため、位相θの変化
により論理周期の異なった出力Ｙが得られる（図７
（Ａ）〜図７（Ｃ）参照）。
ｆ２、ｆ３の３ブロックに分けて考える。周波数がｆ１
〜ｆ３（領域〜）に変化すると、図５の位相もθ１
〜θ３へと変化する。図７のＡ、Ｂが、それぞれ図６の
ＥＸ−ＮＯＲ回路の入力に対応するため、位相θの変化
により論理周期の異なった出力Ｙが得られる（図７
（Ａ）〜図７（Ｃ）参照）。
【００６６】これらの出力を積分することにより、周波
数変化に対して異なる電圧出力を得る（図７（Ｄ）参
照）。この特性を利用して周波数復調を行うことになる
が、周知のものとして省略する。
数変化に対して異なる電圧出力を得る（図７（Ｄ）参
照）。この特性を利用して周波数復調を行うことになる
が、周知のものとして省略する。
【００６７】次に、図８を参照して、本発明の一実施形
態の具体的な回路構成の一例について説明する。
態の具体的な回路構成の一例について説明する。
【００６８】図８において、エミッタが共通接続されて
電流源トランジスタＱ８、Ｑ９に接続されコレクタが能
動負荷素子Ｑ２１、Ｑ２２にそれぞれ接続された差動対
トランジスタＱ１２、Ｑ１５、及びＱ１３、Ｑ１４は、
図１における第１のＯＴＡ１を構成し、エミッタが共通
接続されて電流源トランジスタＱ１０、Ｑ１１に接続さ
れコレクタが能動負荷素子Ｑ２３、Ｑ２４にそれぞれ接
続された差動対トランジスタＱ１６、Ｑ１９、及びＱ１
７、Ｑ１８は、図１における第２のＯＴＡ２を構成して
いる。差動対トランジスタのＱ１６とＱ１７、及びＱ１
８とＱ１９のベースはそれぞれ共通に接続され、これら
のベース間には容量Ｃ１が接続されている。第１のＯＴ
Ａ１、第２のＯＴＡ２、容量Ｃ１が等価的にインダクタ
ンスＬとして作用し、このインダクタンスＬと抵抗Ｒ４
と容量Ｃ３、Ｃ２等により共振回路が形成され、抵抗Ｒ
１と差動対を構成するトランジスタＱ３２のベースとの
接続点に接続され、差動対を構成するトランジスタＱ３
３のベースに接続される抵抗Ｒ２と抵抗Ｒ１とは共通接
続されて例えばＦＭリミッタ回路の出力に接続され、差
動対Ｑ３２、Ｑ３３の出力は、差動対Ｑ３２、Ｑ３３と
ともに掛け算器を構成する排他的否定論理和回路（ＥＸ
−ＮＯＲ）１０に入力され、ＥＸ−ＮＯＲ回路１０の出
力は積分器１２に入力され、積分器１２からは周波数に
応じて異なる電圧値が出力され周波数復調が為される。
なお、図８において、電圧計１３、電流計１４はＳＰＩ
ＣＥ等の回路シミュレータにおける電圧及び電流監視
（プローブ）のために挿入された模擬用計測器であり、
また交流電圧源Ｖ５もシミュレーション用のものであ
る。
電流源トランジスタＱ８、Ｑ９に接続されコレクタが能
動負荷素子Ｑ２１、Ｑ２２にそれぞれ接続された差動対
トランジスタＱ１２、Ｑ１５、及びＱ１３、Ｑ１４は、
図１における第１のＯＴＡ１を構成し、エミッタが共通
接続されて電流源トランジスタＱ１０、Ｑ１１に接続さ
れコレクタが能動負荷素子Ｑ２３、Ｑ２４にそれぞれ接
続された差動対トランジスタＱ１６、Ｑ１９、及びＱ１
７、Ｑ１８は、図１における第２のＯＴＡ２を構成して
いる。差動対トランジスタのＱ１６とＱ１７、及びＱ１
８とＱ１９のベースはそれぞれ共通に接続され、これら
のベース間には容量Ｃ１が接続されている。第１のＯＴ
Ａ１、第２のＯＴＡ２、容量Ｃ１が等価的にインダクタ
ンスＬとして作用し、このインダクタンスＬと抵抗Ｒ４
と容量Ｃ３、Ｃ２等により共振回路が形成され、抵抗Ｒ
１と差動対を構成するトランジスタＱ３２のベースとの
接続点に接続され、差動対を構成するトランジスタＱ３
３のベースに接続される抵抗Ｒ２と抵抗Ｒ１とは共通接
続されて例えばＦＭリミッタ回路の出力に接続され、差
動対Ｑ３２、Ｑ３３の出力は、差動対Ｑ３２、Ｑ３３と
ともに掛け算器を構成する排他的否定論理和回路（ＥＸ
−ＮＯＲ）１０に入力され、ＥＸ−ＮＯＲ回路１０の出
力は積分器１２に入力され、積分器１２からは周波数に
応じて異なる電圧値が出力され周波数復調が為される。
なお、図８において、電圧計１３、電流計１４はＳＰＩ
ＣＥ等の回路シミュレータにおける電圧及び電流監視
（プローブ）のために挿入された模擬用計測器であり、
また交流電圧源Ｖ５もシミュレーション用のものであ
る。
【００６９】図８に示すように、第１、第２のＯＴＡの
電流源について、電流負荷を構成するＰＮＰトランジス
タ側（Ｑ２１〜Ｑ２４）は、差動対トランジスタＱ２
８、Ｑ２９とカレントミラー回路Ｑ３０、Ｑ３１から構
成されるカレントアンプに接続されている。
電流源について、電流負荷を構成するＰＮＰトランジス
タ側（Ｑ２１〜Ｑ２４）は、差動対トランジスタＱ２
８、Ｑ２９とカレントミラー回路Ｑ３０、Ｑ３１から構
成されるカレントアンプに接続されている。
【００７０】カレントアンプの出力は、出力トランジス
タＱ２０のベースに帰還されるため、出力トランジスタ
Ｑ２０のベース電流のばらつきが抑えられ、同様に第
１、第２のＯＴＡの電流負荷を構成するＰＮＰトランジ
スタＱ２１、Ｑ２２、Ｑ２３、Ｑ２４のベース電流のば
らつきも抑えられるため、そのコレクタ電流も一定に制
御される。
タＱ２０のベースに帰還されるため、出力トランジスタ
Ｑ２０のベース電流のばらつきが抑えられ、同様に第
１、第２のＯＴＡの電流負荷を構成するＰＮＰトランジ
スタＱ２１、Ｑ２２、Ｑ２３、Ｑ２４のベース電流のば
らつきも抑えられるため、そのコレクタ電流も一定に制
御される。
【００７１】また、ＯＴＡの電流負荷を構成するＮＰＮ
トランジスタ側（Ｑ８、Ｑ９、Ｑ１０、Ｑ１１）は、Ｎ
ＰＮトランジスタＱ１、Ｑ２、及び抵抗Ｒ５からなるカ
レントソース回路と、このカレントソース回路に接続さ
れ互いにベースが接続されたＰＮＰトランジスタＱ３、
Ｑ４、Ｑ５からなるカレントミラー回路と、このカレン
トミラー回路の出力側に接続され、互いにベースが接続
されたＮＰＮトランジスタＱ６とカレントアンプの出力
に接続されたトランジスタＱ７とから構成されるカレン
トミラー回路による定電流回路に接続されている。
トランジスタ側（Ｑ８、Ｑ９、Ｑ１０、Ｑ１１）は、Ｎ
ＰＮトランジスタＱ１、Ｑ２、及び抵抗Ｒ５からなるカ
レントソース回路と、このカレントソース回路に接続さ
れ互いにベースが接続されたＰＮＰトランジスタＱ３、
Ｑ４、Ｑ５からなるカレントミラー回路と、このカレン
トミラー回路の出力側に接続され、互いにベースが接続
されたＮＰＮトランジスタＱ６とカレントアンプの出力
に接続されたトランジスタＱ７とから構成されるカレン
トミラー回路による定電流回路に接続されている。
【００７２】この定電流回路の温度特性により、復調回
路の共振回路部分の直並列共振周波数の温度特性を打ち
消している。
路の共振回路部分の直並列共振周波数の温度特性を打ち
消している。
【００７３】この温度特性について、図面を用いて詳し
く説明する。
く説明する。
【００７４】図９は、本発明の一実施形態におけるＯＴ
Ａの動作原理を示す回路図である。
Ａの動作原理を示す回路図である。
【００７５】入力差電圧（Ｖｄ）を差電流出力（Ｉｏ，
Ｉｏ′）に変換するオペレーショナルトランスコンダク
タンスアンプ（ＯＴＡ）は、エミッタが共通接続されて
電流源Ｉｇを介して接地されてなる２組の差動対トラン
ジスタＱ１２、Ｑ１５、及びＱ１３、Ｑ１４からなり、
トランジスタＱ１２、Ｑ１３はベース入力が共通接続さ
れ、コレクタが共通接続されて電流負荷Ｉｇを介して電
源Ｖｃｃに接続され、トランジスタＱ１４、Ｑ１５はベ
ース入力が共通接続され、コレクタが共通接続されて電
流負荷Ｉｇを介して電源Ｖｃｃに接続される。なお、差
動対を構成するトランジスタＱ１２、Ｑ１５についてト
ランジスタＱ１２のエミッタ面積はトランジスタＱ１５
のｎ倍とされ、差動対を構成するトランジスタＱ１３、
Ｑ１４についてトランジスタＱ１４のエミッタ面積はト
ランジスタＱ１３のｎ倍とされている。
Ｉｏ′）に変換するオペレーショナルトランスコンダク
タンスアンプ（ＯＴＡ）は、エミッタが共通接続されて
電流源Ｉｇを介して接地されてなる２組の差動対トラン
ジスタＱ１２、Ｑ１５、及びＱ１３、Ｑ１４からなり、
トランジスタＱ１２、Ｑ１３はベース入力が共通接続さ
れ、コレクタが共通接続されて電流負荷Ｉｇを介して電
源Ｖｃｃに接続され、トランジスタＱ１４、Ｑ１５はベ
ース入力が共通接続され、コレクタが共通接続されて電
流負荷Ｉｇを介して電源Ｖｃｃに接続される。なお、差
動対を構成するトランジスタＱ１２、Ｑ１５についてト
ランジスタＱ１２のエミッタ面積はトランジスタＱ１５
のｎ倍とされ、差動対を構成するトランジスタＱ１３、
Ｑ１４についてトランジスタＱ１４のエミッタ面積はト
ランジスタＱ１３のｎ倍とされている。
【００７６】図９に示すように、トランジスタＱ１２、
Ｑ１３、Ｑ１４、Ｑ１５のコレクタ電流をそれぞれ、Ｉ
１、Ｉ１′、Ｉ２′、Ｉ２とし、入力電位差をＶｄ、出
力電流をＩｏ、ＯＴＡの負荷電流をＩｇとすれば、次式
（１８）〜（２１）の関係が成り立つ。
Ｑ１３、Ｑ１４、Ｑ１５のコレクタ電流をそれぞれ、Ｉ
１、Ｉ１′、Ｉ２′、Ｉ２とし、入力電位差をＶｄ、出
力電流をＩｏ、ＯＴＡの負荷電流をＩｇとすれば、次式
（１８）〜（２１）の関係が成り立つ。
【００７７】Ｉｏ＋Ｉｇ＝Ｉ１＋Ｉ１′ …（１８）
【００７８】Ｉ１＋Ｉ２＝Ｉｇ …（１９）
【００７９】 Ｖｄ＝ＶＴ・１ｎ（Ｉ１／ｎＩ２） …（２０）
【００８０】 Ｉ１＝ｎ・Ｉ２・ｅｘｐ（Ｖｄ／ＶＴ） …（２１）
【００８１】ただし、ベース電流は微小のものとして、
コレクタ電流はエミッタ電流に等しいものとする（Ｉｃ
＝Ｉｅ）。なお、上式（２０）、（２１）において、Ｖ
Ｔは熱電圧（ＶＴ＝ｋＴ／ｑ；ｑは単位電子電荷、ｋは
ボルツマン定数、Ｔは絶対温度である）を示している。
コレクタ電流はエミッタ電流に等しいものとする（Ｉｃ
＝Ｉｅ）。なお、上式（２０）、（２１）において、Ｖ
Ｔは熱電圧（ＶＴ＝ｋＴ／ｑ；ｑは単位電子電荷、ｋは
ボルツマン定数、Ｔは絶対温度である）を示している。
【００８２】上式（１８）〜（２１）より、次式（２
２）が導かれる。
２）が導かれる。
【００８３】
【数８】
【００８４】上式（２２）をＶｄについて偏微分して、
次式（２３）が得られる。
次式（２３）が得られる。
【００８５】
【数９】
【００８６】したがって、トランスコンダクタンスＧは
次式（２４）で表される。
次式（２４）で表される。
【００８７】
【数１０】
【００８８】また、トランスコンダクタンスＧの逆数が
Ｒｇであるから、Ｒｇの温度特性は上式（２４）より次
式（２５）のように表される。
Ｒｇであるから、Ｒｇの温度特性は上式（２４）より次
式（２５）のように表される。
【００８９】
【数１１】
【００９０】ＬＣ共振回路の直列共振周波数と並列共振
周波数の温度特性は、上式（１２）、（１３）より、Ｃ
の温度特性が無視できるとすれば、√Ｌの温度特性に一
致する。直並列共振周波数をまとめてｆとすれば、共振
周波数の温度特性は、次式（２６）と表される。
周波数の温度特性は、上式（１２）、（１３）より、Ｃ
の温度特性が無視できるとすれば、√Ｌの温度特性に一
致する。直並列共振周波数をまとめてｆとすれば、共振
周波数の温度特性は、次式（２６）と表される。
【００９１】
【数１２】
【００９２】Ｌの温度特性は、Ｃの温度特性が無視でき
るとすれば上式（１０）より、次式（２７）と表され、
共振周波数の温度特性は、式（２６）、（２７）より、
次式（２８）となる。
るとすれば上式（１０）より、次式（２７）と表され、
共振周波数の温度特性は、式（２６）、（２７）より、
次式（２８）となる。
【００９３】
【数１３】
【００９４】また、図１０に示されるように、トランジ
スタＱ１、Ｑ２、及び抵抗Ｒ５からなるカレントソース
回路に、互いにベースが接続されたトランジスタＱ３、
Ｑ４、Ｑ５からなるカレントソース回路を接続した定電
流回路の出力電流は、トランジスタＱ２のエミッタ面積
比をｍとし、抵抗値をＲとすれば、周知の通り、次式
（２９）で表される。ここで、ｌｎは自然対数である。
スタＱ１、Ｑ２、及び抵抗Ｒ５からなるカレントソース
回路に、互いにベースが接続されたトランジスタＱ３、
Ｑ４、Ｑ５からなるカレントソース回路を接続した定電
流回路の出力電流は、トランジスタＱ２のエミッタ面積
比をｍとし、抵抗値をＲとすれば、周知の通り、次式
（２９）で表される。ここで、ｌｎは自然対数である。
【００９５】
【数１４】
【００９６】したがって、この定電流回路の温度特性は
上式（２９）より、次式（３０）と表されるため、この
定電流回路の温度特性で、ＬＣ共振回路の共振周波数の
温度特性を打ち消すことができる。
上式（２９）より、次式（３０）と表されるため、この
定電流回路の温度特性で、ＬＣ共振回路の共振周波数の
温度特性を打ち消すことができる。
【００９７】
【数１５】
【００９８】図８には、２５℃時の、直列共振周波数を
４１０ＫＨｚ、並列共振周波数を４９０ＫＨｚ、センタ
ー周波数を４５０ＫＨｚ、センター周波数時インピーダ
ンスを１２ＫΩ程度、電源電圧を１．０５Ｖ、アナログ
グランド電圧を８６０ｍＶ程度にしたときの主なＤＣバ
イアスを併記している。このＤＣバイアスは、ＳＰＩＣ
Ｅ等の回路シミュレータでシミュレーションしたもので
ある。
４１０ＫＨｚ、並列共振周波数を４９０ＫＨｚ、センタ
ー周波数を４５０ＫＨｚ、センター周波数時インピーダ
ンスを１２ＫΩ程度、電源電圧を１．０５Ｖ、アナログ
グランド電圧を８６０ｍＶ程度にしたときの主なＤＣバ
イアスを併記している。このＤＣバイアスは、ＳＰＩＣ
Ｅ等の回路シミュレータでシミュレーションしたもので
ある。
【００９９】また、従来技術との比較ができるように、
電源電圧、及びアナロググランド電圧の温度特性をトラ
ンジスタのベース・エミッタ間電圧ＶＢＥの温度特性と
一致させ、シミュレーションを実行した。
電源電圧、及びアナロググランド電圧の温度特性をトラ
ンジスタのベース・エミッタ間電圧ＶＢＥの温度特性と
一致させ、シミュレーションを実行した。
【０１００】シミュレーションの結果より、ＯＴＡの入
出力端子のバイアスは、前記従来技術に比べて、３ｍＶ
（従来技術では１３７ｍＶのズレ）のズレにとどまって
おり、アナロググランドバイアス電圧を中心に考える
と、バイアスのズレは０．３５％（従来技術では１６％
のズレ）と特段に安定化していることがわかる。また、
ＬＣ共振回路の特性としても、ＰＨＡＳＥ＝６５ｄｅｇ
（従来技術では３７ｄｅｇ）と格段に特性が良くなって
いることがわかる。
出力端子のバイアスは、前記従来技術に比べて、３ｍＶ
（従来技術では１３７ｍＶのズレ）のズレにとどまって
おり、アナロググランドバイアス電圧を中心に考える
と、バイアスのズレは０．３５％（従来技術では１６％
のズレ）と特段に安定化していることがわかる。また、
ＬＣ共振回路の特性としても、ＰＨＡＳＥ＝６５ｄｅｇ
（従来技術では３７ｄｅｇ）と格段に特性が良くなって
いることがわかる。
【０１０１】図１１に、本発明の一実施形態による、ジ
ャイレータ回路を用いた復調回路の共振回路部分の、入
力インピーダンスの周波数対温度特性のグラフを示す。
温度変化−１０℃〜５０℃において、周波数ばらつき
は、約２ＫＨｚ（従来技術では約３０ＫＨｚ）であり、
４５０ＫＨｚをセンターとして考えると、±１ＫＨｚ
（従来技術では±１５ＫＨｚ）となっている。すなわ
ち、温度を変化させても直並列共振周波数はほとんどず
れることがなく、極めて安定した特性であることがわか
る。セラミックディスクリミネータを利用した場合の共
振回路部分の、温度に対する周波数ばらつきは、±１．
５ＫＨｚ程度であるから、本実施形態は、復調回路とし
て実用上も何等問題ないことがわかる。
ャイレータ回路を用いた復調回路の共振回路部分の、入
力インピーダンスの周波数対温度特性のグラフを示す。
温度変化−１０℃〜５０℃において、周波数ばらつき
は、約２ＫＨｚ（従来技術では約３０ＫＨｚ）であり、
４５０ＫＨｚをセンターとして考えると、±１ＫＨｚ
（従来技術では±１５ＫＨｚ）となっている。すなわ
ち、温度を変化させても直並列共振周波数はほとんどず
れることがなく、極めて安定した特性であることがわか
る。セラミックディスクリミネータを利用した場合の共
振回路部分の、温度に対する周波数ばらつきは、±１．
５ＫＨｚ程度であるから、本実施形態は、復調回路とし
て実用上も何等問題ないことがわかる。
【０１０２】図１２に、本発明の一実施形態によるジャ
イレータ回路を用いた復調回路の復調出力特性を示す。
本特性は、ＯＴＡの負荷電流を制御し、一例として３種
類のＩＦ周波数（４３０ＫＨｚ、４５０ＫＨｚ、４７０
ＫＨｚ）に対応させている。このように、電流を制御す
るだけで、容易に複数のＩＦ周波数に対応が可能とな
る。
イレータ回路を用いた復調回路の復調出力特性を示す。
本特性は、ＯＴＡの負荷電流を制御し、一例として３種
類のＩＦ周波数（４３０ＫＨｚ、４５０ＫＨｚ、４７０
ＫＨｚ）に対応させている。このように、電流を制御す
るだけで、容易に複数のＩＦ周波数に対応が可能とな
る。
【０１０３】
【発明の効果】以上説明したように、本発明は、ＤＣバ
イアスが崩れず、温度変動に対して直並列共振周波数が
ずれることなく、極めて安定した復調出力が得られる効
果がある。
イアスが崩れず、温度変動に対して直並列共振周波数が
ずれることなく、極めて安定した復調出力が得られる効
果がある。
【０１０４】また、ＯＴＡの電流値を複数設定すること
で、ＩＦＩＣとのインターフェイス部分を調整すること
なしに、複数のＩＦ周波数に対応できるという効果もあ
る。
で、ＩＦＩＣとのインターフェイス部分を調整すること
なしに、複数のＩＦ周波数に対応できるという効果もあ
る。
【０１０５】さらに、インダクタンス部分を等価的に実
現しているため、集積化が容易であるという効果もあ
る。
現しているため、集積化が容易であるという効果もあ
る。
【図１】本発明の一実施形態の構成を示すブロック図で
ある。
ある。
【図２】本発明の一実施形態の動作原理を説明するブロ
ック図である。
ック図である。
【図３】本発明の一実施形態の動作原理を説明するため
の回路図である。
の回路図である。
【図４】本発明の一実施形態の動作原理を説明するため
の回路図である。
の回路図である。
【図５】本発明の一実施形態の動作原理を説明するため
のベクトル図である。
のベクトル図である。
【図６】本発明の一実施形態における掛け算器を示すブ
ロック図である。
ロック図である。
【図７】本発明の一実施形態の復調回路の動作原理を示
すブロック図である。
すブロック図である。
【図８】本発明の一実施形態の具体的な回路構成の一例
を示す図である。
を示す図である。
【図９】本発明の一実施形態におけるＯＴＡ回路を説明
するための図である。
するための図である。
【図１０】本発明の一実施形態におけるカレントソース
回路の構成の一例を示す図である。
回路の構成の一例を示す図である。
【図１１】本発明の一実施形態による共振回路部分の入
力インピーダンスの温度に対する周波数特性である。
力インピーダンスの温度に対する周波数特性である。
【図１２】本発明の一実施形態による３種類のＩＦ周波
数に対応させた復調出力特性である。
数に対応させた復調出力特性である。
【図１３】従来技術の構成の一例を示すブロック図であ
る。
る。
【図１４】従来技術の具体的な回路構成を示す図であ
る。
る。
【図１５】従来技術による共振回路部分の入力インピー
ダンスの温度に対する周波数特性である。
ダンスの温度に対する周波数特性である。
１ 第１のトランスコンダクタンスアンプ ２ 第２のトランスコンダクタンスアンプ ３ 第１のコンデンサ ４ 第２のコンデンサ ５ 第３のコンデンサ ６ 第１の抵抗 ７ 第２の抵抗 ８ 第３の抵抗 ９ 第４の抵抗 １０ 掛け算器 １１ インダクタンス １２ 積分器 １３ 電圧計 １４ 電流計 Ｃ１〜Ｃ４ コンデンサ Ｑ１〜Ｑ３３ トランジスタ Ｒ１〜Ｒ１０ 抵抗 Ｖ１〜Ｖ４ 直流電圧源 Ｖ５ 交流電圧源
Claims (4)
- 【請求項１】２つの入力端子及び２つの出力端子を有す
る第１、第２のトランスコンダクタンスアンプにおい
て、 前記第１のトランスコンダクタンスアンプの第１の入力
端子と、前記第２のトランスコンダクタンスアンプの第
２の出力端子とを接続し、 前記第１のトランスコンダクタンスアンプの第１の出力
端子と、前記第２のトランスコンダクタンスアンプの第
１の入力端子と、他端を接地した第１の容量の一端とを
接続し、未使用の入出力端子を全て交流的に接地させ、 前記第１のトランスコンダクタンスアンプの第１の入力
端子に第１の抵抗の一端を接続し、 前記第１の抵抗の他端を第２の容量の一端に接続し、前
記第２の容量の他端を、他端を接地した第３の容量の一
端と、他端を第３の抵抗の一端に接続した第２の抵抗の
一端と共通に接続して掛け算器の第１の入力端子に接続
し、 前記掛け算器の第２の入力端子を、他端を交流的に接地
した第４の抵抗の一端と前記第３の抵抗の他端との接続
点に接続してなることを特徴とする、ジャイレータ回路
を用いた復調回路。 - 【請求項２】前記第１及び第２のトランスコンダクタン
スアンプが電流負荷の回路で構成され、 前記電流負荷の電流源が、 第１及び第２のトランジスタ及び抵抗からなるカレント
ソース回路と、 前記カレントソース回路に接続され互いにベースが接続
された第３、第４及び第５のトランジスタからなるカレ
ントミラー回路と、 前記カレントミラー回路に接続され互いにベースが接続
された第６及び第７のトランジスタからなるカレントミ
ラー回路と、 前記第６及び第７のトランジスタからなるカレントミラ
ー回路に接続されたカレントアンプと、 から構成されてなることを特徴とする請求項１記載のジ
ャイレータ回路を用いた復調回路。 - 【請求項３】前記ジャイレータ回路を用いた復調回路を
構成するＬＣ共振回路の共振周波数が、前記トランスコ
ンダクタンスアンプの負荷電流値を制御することによ
り、可変されることを特徴とする請求項１記載のジャイ
レータ回路を用いた復調回路。 - 【請求項４】前記カレントアンプが、前記カレントミラ
ー回路の出力を構成する前記第７のトランジスタの出力
を一の入力とする差動対トランジスタと、該差動対トラ
ンジスタの能動負荷として接続されたカレントミラー回
路と、該カレントミラー回路の出力端にベースを接続し
エミッタを前記第７のトランジスタのコレクタに接続し
てなるトランジスタと、から構成され、前記カレントミ
ラー回路の出力端の電位が、前記第１及び第２のトラン
スコンダクタンスタアンプの電流負荷素子のバイアス電
位として共通に供給されることを特徴とする請求項１記
載のジャイレータ回路を用いた復調回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345867A JP2825076B2 (ja) | 1995-12-08 | 1995-12-08 | ジャイレータ回路を用いた復調回路 |
| US08/760,373 US5793251A (en) | 1995-12-08 | 1996-12-04 | Demodulator circuit using gyrator circuit |
| DE69615641T DE69615641T2 (de) | 1995-12-08 | 1996-12-06 | Demodulatorschaltung mit einer Gyratorschaltung |
| EP96119612A EP0778667B1 (en) | 1995-12-08 | 1996-12-06 | Demodulator circuit using gyrator circuit |
| KR1019960062795A KR0181328B1 (ko) | 1995-12-08 | 1996-12-07 | 자이레이터 회로를 사용한 복조 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345867A JP2825076B2 (ja) | 1995-12-08 | 1995-12-08 | ジャイレータ回路を用いた復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162645A JPH09162645A (ja) | 1997-06-20 |
| JP2825076B2 true JP2825076B2 (ja) | 1998-11-18 |
Family
ID=18379538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7345867A Expired - Lifetime JP2825076B2 (ja) | 1995-12-08 | 1995-12-08 | ジャイレータ回路を用いた復調回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5793251A (ja) |
| EP (1) | EP0778667B1 (ja) |
| JP (1) | JP2825076B2 (ja) |
| KR (1) | KR0181328B1 (ja) |
| DE (1) | DE69615641T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057175A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 자이레이터를 이용한 임피던스 정합장치 |
| GB2335810B (en) * | 1998-03-24 | 2001-12-12 | Ericsson Telefon Ab L M | Demodulator circuits |
| US7019586B2 (en) * | 2004-03-23 | 2006-03-28 | Silicon Laboratories Inc. | High-speed Gm-C tuning |
| US7215227B2 (en) * | 2004-03-31 | 2007-05-08 | Silicon Laboratories Inc. | Gm-C filter compensation |
| FR2940432B1 (fr) * | 2008-12-23 | 2011-01-21 | H2I Technologies | Dispositif pour quantifier et localiser un signal lumineux module a une frequence predeterminee |
| JP5643782B2 (ja) * | 2012-03-21 | 2014-12-17 | 株式会社東芝 | 受信機 |
| CN103107795B (zh) * | 2012-12-13 | 2015-08-26 | 中国科学院微电子研究所 | 一种浮地有源电感 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2634352A1 (de) * | 1976-07-30 | 1978-02-02 | Siemens Ag | Elektromechanisches filter |
| DE3716025A1 (de) * | 1987-05-14 | 1988-12-01 | Blaupunkt Werke Gmbh | Digitaler demodulator |
| GB2208340B (en) * | 1987-07-17 | 1992-01-22 | Plessey Co Plc | Electrical circuits |
| JPH0821832B2 (ja) * | 1988-02-15 | 1996-03-04 | 松下電器産業株式会社 | ジャイレータ回路を用いたリアクタンス回路 |
| NL8801143A (nl) * | 1988-05-02 | 1989-12-01 | Philips Nv | Frequentiedemodulatieschakeling. |
| US5263192A (en) * | 1992-04-06 | 1993-11-16 | Motorola, Inc. | Integrated resonant circuit with temperature compensated quality factor |
-
1995
- 1995-12-08 JP JP7345867A patent/JP2825076B2/ja not_active Expired - Lifetime
-
1996
- 1996-12-04 US US08/760,373 patent/US5793251A/en not_active Expired - Fee Related
- 1996-12-06 EP EP96119612A patent/EP0778667B1/en not_active Expired - Lifetime
- 1996-12-06 DE DE69615641T patent/DE69615641T2/de not_active Expired - Fee Related
- 1996-12-07 KR KR1019960062795A patent/KR0181328B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0181328B1 (ko) | 1999-04-01 |
| KR970055246A (ko) | 1997-07-31 |
| DE69615641T2 (de) | 2002-07-11 |
| JPH09162645A (ja) | 1997-06-20 |
| DE69615641D1 (de) | 2001-11-08 |
| EP0778667B1 (en) | 2001-10-04 |
| EP0778667A1 (en) | 1997-06-11 |
| US5793251A (en) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2800213B2 (ja) | 集積ジャイレータ発振器 | |
| US5825265A (en) | Grounded inductance circuit using a gyrator circuit | |
| JP2825076B2 (ja) | ジャイレータ回路を用いた復調回路 | |
| JP3078039B2 (ja) | 積分回路 | |
| JP2800721B2 (ja) | ジャイレータ回路を用いたｌｃ共振回路 | |
| JP3184723B2 (ja) | 電圧制御キャパシタ | |
| US5134318A (en) | Adjustable analog filter circuit with temperature compensation | |
| JPH06310938A (ja) | 位相シフト回路 | |
| US5030927A (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| JP3001429B2 (ja) | フィルタ回路 | |
| JP2694767B2 (ja) | 積分器 | |
| JP4342651B2 (ja) | Ｇｍアンプ | |
| JPS5924469B2 (ja) | 電圧−電流変換回路 | |
| JP3204387B2 (ja) | 発振回路 | |
| JPS61169010A (ja) | 相互コンダクタンス増幅器 | |
| JP2953814B2 (ja) | 高域ろ波器 | |
| JPH0154884B2 (ja) | ||
| JPH0348686B2 (ja) | ||
| JPH0537296A (ja) | 半導体インダクタンス回路 | |
| JPH09167942A (ja) | フィルタ回路 | |
| JPS60261209A (ja) | Ｉｃ化安定抵抗回路 | |
| JPH0363847B2 (ja) | ||
| JPH1155038A (ja) | Ｆｍ復調回路 | |
| JPH0421363B2 (ja) | ||
| JP2001195141A (ja) | バンドギャップリファレンス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980811 |