JPH1155038A - Ｆｍ復調回路 - Google Patents
Ｆｍ復調回路Info
- Publication number
- JPH1155038A JPH1155038A JP21203197A JP21203197A JPH1155038A JP H1155038 A JPH1155038 A JP H1155038A JP 21203197 A JP21203197 A JP 21203197A JP 21203197 A JP21203197 A JP 21203197A JP H1155038 A JPH1155038 A JP H1155038A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- terminal
- input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 ＦＭ復調回路の移相手段をIC内に収め、外付
け部品の削減を図る。 【解決手段】 振幅制限手段１１１の出力端は、移相手
段１１２の入力端と乗算手段１１３の第１入力端に接続
される。移相手段１１２は、振幅制限手段１１１の出力
端と接地点の間に直列接続されるコンデンサC1,C2 と、
コレクタ（出力端）がコンデンサC1,C2 の接続点に接続
されるトランジスタQ2と、トランジスタQ2のベースに接
続される低域通過フィルタC ・R とから構成される。ト
ランジスタQ2のエミッタは、接地点に接続され、コンデ
ンサC1,C2 の接続点は、乗算手段１１３の第２入力端に
接続される。
け部品の削減を図る。 【解決手段】 振幅制限手段１１１の出力端は、移相手
段１１２の入力端と乗算手段１１３の第１入力端に接続
される。移相手段１１２は、振幅制限手段１１１の出力
端と接地点の間に直列接続されるコンデンサC1,C2 と、
コレクタ（出力端）がコンデンサC1,C2 の接続点に接続
されるトランジスタQ2と、トランジスタQ2のベースに接
続される低域通過フィルタC ・R とから構成される。ト
ランジスタQ2のエミッタは、接地点に接続され、コンデ
ンサC1,C2 の接続点は、乗算手段１１３の第２入力端に
接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＭ検波回路に関
するもので、特に外付け部品の削減を目的としたＦＭ復
調回路に使用されるものである。
するもので、特に外付け部品の削減を目的としたＦＭ復
調回路に使用されるものである。
【０００２】
【従来の技術】図５は、従来のＦＭ復調回路を示すブロ
ック図である。このＦＭ復調回路は、振幅制限手段１１
１、移相手段１１２及び乗算手段１１３の３つのブロッ
クから構成され、ＦＭ信号は、振幅制限手段１１１に入
力される。振幅制限手段１１１は、例えば、自動利得制
御（ＡＧＣ）回路であり、ＦＭ信号の最大電圧振幅を一
定値に抑える役割を果たす。移相手段１１２は、ＦＭ信
号の位相を所定量、例えば９０°だけ移動させる。乗算
手段１１３は、振幅制限手段１１１の出力信号と移相手
段１１２の出力信号を乗算し、ＦＭ復調信号を出力す
る。
ック図である。このＦＭ復調回路は、振幅制限手段１１
１、移相手段１１２及び乗算手段１１３の３つのブロッ
クから構成され、ＦＭ信号は、振幅制限手段１１１に入
力される。振幅制限手段１１１は、例えば、自動利得制
御（ＡＧＣ）回路であり、ＦＭ信号の最大電圧振幅を一
定値に抑える役割を果たす。移相手段１１２は、ＦＭ信
号の位相を所定量、例えば９０°だけ移動させる。乗算
手段１１３は、振幅制限手段１１１の出力信号と移相手
段１１２の出力信号を乗算し、ＦＭ復調信号を出力す
る。
【０００３】図６は、図５の移相手段の構成を示すもの
であり、図７は、移相手段のみを抽出して示すものであ
る。また、図８は、図７の移相手段の位相特性図であ
る。移相手段は、コイルＬ、抵抗Ｒ、コンデンサＣの並
列共振回路から構成されている。入力電圧ＶＩＮと出力
電圧ＶＯＵＴの関係は、（１）式に示すようになる。
であり、図７は、移相手段のみを抽出して示すものであ
る。また、図８は、図７の移相手段の位相特性図であ
る。移相手段は、コイルＬ、抵抗Ｒ、コンデンサＣの並
列共振回路から構成されている。入力電圧ＶＩＮと出力
電圧ＶＯＵＴの関係は、（１）式に示すようになる。
【０００４】
【数１】 また、共振周波数ω0 は、（２）式、移相θは、（３）
式に示すようになる。
式に示すようになる。
【０００５】
【数２】
【０００６】
【数３】
【０００７】
【発明が解決しようとする課題】図５のＦＭ復調回路に
おいて、移相手段に、図６に示すようなコイルL 、コン
デンサＣ、抵抗Ｒからなる並列共振回路を用いた場合、
振幅制限手段及び乗算手段は、１チップ内に集積できる
が、移相手段（並列共振回路）は、１チップ内に集積す
ることができず、外付けとなる。よって、ＩＣのピン数
の増大と外付け部品の増加を招く欠点がある。
おいて、移相手段に、図６に示すようなコイルL 、コン
デンサＣ、抵抗Ｒからなる並列共振回路を用いた場合、
振幅制限手段及び乗算手段は、１チップ内に集積できる
が、移相手段（並列共振回路）は、１チップ内に集積す
ることができず、外付けとなる。よって、ＩＣのピン数
の増大と外付け部品の増加を招く欠点がある。
【０００８】本発明は、上記欠点を解決すべくなされた
もので、その目的は、振幅制限手段及び乗算手段と共に
移相手段を１チップ（ＩＣ）内に集積することにより、
外付け部品を削減し得る新規な構成のＦＭ復調回路を提
供することである。
もので、その目的は、振幅制限手段及び乗算手段と共に
移相手段を１チップ（ＩＣ）内に集積することにより、
外付け部品を削減し得る新規な構成のＦＭ復調回路を提
供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＦＭ復調回路は、ＦＭ信号が入力され、前
記ＦＭ信号の最大電圧振幅を一定値に抑える振幅制限手
段と、前記振幅制限手段の出力信号が入力され、前記Ｆ
Ｍ信号の位相を所定量だけ移動させる移相手段と、第１
及び第２入力端を有し、前記第１入力端に前記振幅制限
手段の出力信号が入力され、前記第２入力端に前記移相
手段の出力信号が入力され、ＦＭ復調信号を出力する乗
算手段とを備え、前記移相手段は、前記振幅制限手段の
出力端と電源端子の間に直列接続される第１及び第２コ
ンデンサと、出力端が前記第１及び第２コンデンサの接
続点に接続される電圧電流変換手段と、前記電圧電流変
換手段の入力端に接続される低域通過フィルタ手段とか
ら構成され、前記第１及び第２コンデンサの接続点は、
前記乗算手段の第２入力端に接続されている。
め、本発明のＦＭ復調回路は、ＦＭ信号が入力され、前
記ＦＭ信号の最大電圧振幅を一定値に抑える振幅制限手
段と、前記振幅制限手段の出力信号が入力され、前記Ｆ
Ｍ信号の位相を所定量だけ移動させる移相手段と、第１
及び第２入力端を有し、前記第１入力端に前記振幅制限
手段の出力信号が入力され、前記第２入力端に前記移相
手段の出力信号が入力され、ＦＭ復調信号を出力する乗
算手段とを備え、前記移相手段は、前記振幅制限手段の
出力端と電源端子の間に直列接続される第１及び第２コ
ンデンサと、出力端が前記第１及び第２コンデンサの接
続点に接続される電圧電流変換手段と、前記電圧電流変
換手段の入力端に接続される低域通過フィルタ手段とか
ら構成され、前記第１及び第２コンデンサの接続点は、
前記乗算手段の第２入力端に接続されている。
【００１０】本発明のＦＭ復調回路は、ＦＭ信号が入力
され、前記ＦＭ信号の最大電圧振幅を一定値に抑える振
幅制限手段と、前記振幅制限手段の出力信号が入力さ
れ、前記ＦＭ信号の位相を所定量だけ移動させる移相手
段と、第１及び第２入力端を有し、前記第１入力端に前
記振幅制限手段の出力信号が入力され、前記第２入力端
に前記移相手段の出力信号が入力され、ＦＭ復調信号を
出力する乗算手段とを備え、前記移相手段は、前記振幅
制限手段の出力端と電源端子の間に直列接続される第１
及び第２コンデンサと、コレクタが前記第１及び第２コ
ンデンサの接続点に接続され、エミッタが前記電源端子
に接続されるトランジスタと、前記トランジスタのベー
ス及びコレクタ間に接続される抵抗と、前記トランジス
タのベースと前記電源端子の間に接続される第３コンデ
ンサと、前記トランジスタのコレクタに接続される電流
源とから構成され、前記第１及び第２コンデンサの接続
点は、前記乗算手段の第２入力端に接続されている。
され、前記ＦＭ信号の最大電圧振幅を一定値に抑える振
幅制限手段と、前記振幅制限手段の出力信号が入力さ
れ、前記ＦＭ信号の位相を所定量だけ移動させる移相手
段と、第１及び第２入力端を有し、前記第１入力端に前
記振幅制限手段の出力信号が入力され、前記第２入力端
に前記移相手段の出力信号が入力され、ＦＭ復調信号を
出力する乗算手段とを備え、前記移相手段は、前記振幅
制限手段の出力端と電源端子の間に直列接続される第１
及び第２コンデンサと、コレクタが前記第１及び第２コ
ンデンサの接続点に接続され、エミッタが前記電源端子
に接続されるトランジスタと、前記トランジスタのベー
ス及びコレクタ間に接続される抵抗と、前記トランジス
タのベースと前記電源端子の間に接続される第３コンデ
ンサと、前記トランジスタのコレクタに接続される電流
源とから構成され、前記第１及び第２コンデンサの接続
点は、前記乗算手段の第２入力端に接続されている。
【００１１】本発明のＦＭ復調回路は、ＦＭ信号が入力
され、前記ＦＭ信号の最大電圧振幅を一定値に抑える振
幅制限手段と、前記振幅制限手段の出力信号が入力さ
れ、前記ＦＭ信号の位相を所定量だけ移動させる移相手
段と、第１及び第２入力端を有し、前記第１入力端に前
記振幅制限手段の出力信号が入力され、前記第２入力端
に前記移相手段の出力信号が入力され、ＦＭ復調信号を
出力する乗算手段とを備え、前記移相手段は、前記振幅
制限手段の出力端と第１電源端子の間に直列接続される
第１及び第２コンデンサと、コレクタが前記第１及び第
２コンデンサの接続点に接続され、エミッタが前記第１
電源端子に接続される第１トランジスタと、コレクタが
第２電源端子に接続され、エミッタが前記第１トランジ
スタのベースに接続される第２トランジスタと、一方の
入力端が前記第１及び第２コンデンサの接続点に接続さ
れ、他方の入力端が前記第２トランジスタのベースに接
続される差動手段と、前記第１トランジスタのコレクタ
に接続される第１電流源と、前記第２トランジスタのエ
ミッタに接続される第２電流源と、前記第２トランジス
タのベースと前記第１電源端子の間に接続される第３コ
ンデンサとから構成され、前記第２トランジスタのエミ
ッタは、前記乗算手段の第２入力端に接続されている。
され、前記ＦＭ信号の最大電圧振幅を一定値に抑える振
幅制限手段と、前記振幅制限手段の出力信号が入力さ
れ、前記ＦＭ信号の位相を所定量だけ移動させる移相手
段と、第１及び第２入力端を有し、前記第１入力端に前
記振幅制限手段の出力信号が入力され、前記第２入力端
に前記移相手段の出力信号が入力され、ＦＭ復調信号を
出力する乗算手段とを備え、前記移相手段は、前記振幅
制限手段の出力端と第１電源端子の間に直列接続される
第１及び第２コンデンサと、コレクタが前記第１及び第
２コンデンサの接続点に接続され、エミッタが前記第１
電源端子に接続される第１トランジスタと、コレクタが
第２電源端子に接続され、エミッタが前記第１トランジ
スタのベースに接続される第２トランジスタと、一方の
入力端が前記第１及び第２コンデンサの接続点に接続さ
れ、他方の入力端が前記第２トランジスタのベースに接
続される差動手段と、前記第１トランジスタのコレクタ
に接続される第１電流源と、前記第２トランジスタのエ
ミッタに接続される第２電流源と、前記第２トランジス
タのベースと前記第１電源端子の間に接続される第３コ
ンデンサとから構成され、前記第２トランジスタのエミ
ッタは、前記乗算手段の第２入力端に接続されている。
【００１２】本発明のＦＭ復調回路は、ＦＭ信号が入力
され、前記ＦＭ信号の最大電圧振幅を一定値に抑える振
幅制限手段と、前記振幅制限手段の出力信号が入力さ
れ、前記ＦＭ信号の位相を所定量だけ移動させる移相手
段と、第１及び第２入力端を有し、前記第１入力端に前
記振幅制限手段の出力信号が入力され、前記第２入力端
に前記移相手段の出力信号が入力され、ＦＭ復調信号を
出力する乗算手段とを備え、前記移相手段は、前記振幅
制限手段の出力端と第１電源端子の間に直列接続される
第１及び第２コンデンサと、ベースが前記第１及び第２
コンデンサの接続点に接続され、コレクタが第２電源端
子に接続され、エミッタが第１電流源を経由して前記第
１電源端子に接続されるトランジスタと、一方の入力端
が基準電圧源に接続され、他方の入力端が抵抗を経由し
て前記トランジスタのエミッタに接続され、出力端が前
記トランジスタのベースに接続される差動手段と、前記
差動手段の他方の入力端と前記第１電源端子の間に接続
される第３コンデンサとから構成され、前記トランジス
タのエミッタは、前記乗算手段の第２入力端に接続され
ている。前記振幅制限手段、前記移相手段及び前記乗算
手段は、１チップ内に集積されている。
され、前記ＦＭ信号の最大電圧振幅を一定値に抑える振
幅制限手段と、前記振幅制限手段の出力信号が入力さ
れ、前記ＦＭ信号の位相を所定量だけ移動させる移相手
段と、第１及び第２入力端を有し、前記第１入力端に前
記振幅制限手段の出力信号が入力され、前記第２入力端
に前記移相手段の出力信号が入力され、ＦＭ復調信号を
出力する乗算手段とを備え、前記移相手段は、前記振幅
制限手段の出力端と第１電源端子の間に直列接続される
第１及び第２コンデンサと、ベースが前記第１及び第２
コンデンサの接続点に接続され、コレクタが第２電源端
子に接続され、エミッタが第１電流源を経由して前記第
１電源端子に接続されるトランジスタと、一方の入力端
が基準電圧源に接続され、他方の入力端が抵抗を経由し
て前記トランジスタのエミッタに接続され、出力端が前
記トランジスタのベースに接続される差動手段と、前記
差動手段の他方の入力端と前記第１電源端子の間に接続
される第３コンデンサとから構成され、前記トランジス
タのエミッタは、前記乗算手段の第２入力端に接続され
ている。前記振幅制限手段、前記移相手段及び前記乗算
手段は、１チップ内に集積されている。
【００１３】
【発明の実施の形態】以下、図面を参照しながら、本発
明のＦＭ復調回路について詳細に説明する。図１は、本
発明の実施の形態に関わるＦＭ復調回路の構成を示して
いる。このＦＭ復調回路は、振幅制限手段１１１、移相
手段１２及び乗算手段１３から構成されている。振幅制
限手段１１１は、抵抗素子R1〜R7、ｎｐｎ型バイポーラ
トランジスタQ7〜Q12 を有し、移相手段１１２は、抵抗
素子R,R8〜R10 、ｎｐｎ型バイポーラトランジスタQ0〜
Q2、ｐｎｐ型バイポーラトランジスタQ4〜Q6、コンデン
サC,C1,C2 を有し、乗算手段１１３は、抵抗素子R11 〜
R23 、ｎｐｎ型バイポーラトランジスタQ14 〜Q17,Q21
〜Q31 、ｐｎｐ型バイポーラトランジスタQ13,Q18 〜Q2
0 、コンデンサC3,C4,C5を有している。
明のＦＭ復調回路について詳細に説明する。図１は、本
発明の実施の形態に関わるＦＭ復調回路の構成を示して
いる。このＦＭ復調回路は、振幅制限手段１１１、移相
手段１２及び乗算手段１３から構成されている。振幅制
限手段１１１は、抵抗素子R1〜R7、ｎｐｎ型バイポーラ
トランジスタQ7〜Q12 を有し、移相手段１１２は、抵抗
素子R,R8〜R10 、ｎｐｎ型バイポーラトランジスタQ0〜
Q2、ｐｎｐ型バイポーラトランジスタQ4〜Q6、コンデン
サC,C1,C2 を有し、乗算手段１１３は、抵抗素子R11 〜
R23 、ｎｐｎ型バイポーラトランジスタQ14 〜Q17,Q21
〜Q31 、ｐｎｐ型バイポーラトランジスタQ13,Q18 〜Q2
0 、コンデンサC3,C4,C5を有している。
【００１４】ＦＭ信号は、トランジスタQ7のベースに入
力される。トランジスタQ7のベースと電源V の間には、
抵抗素子R1が接続され、トランジスタQ7のベースと接地
点との間には、コンデンサC 及び電源V が接続されてい
る。
力される。トランジスタQ7のベースと電源V の間には、
抵抗素子R1が接続され、トランジスタQ7のベースと接地
点との間には、コンデンサC 及び電源V が接続されてい
る。
【００１５】振幅制限手段１１１において、トランジス
タQ7,Q8 は、差動増幅器を構成し、トランジスタQ9,Q10
も、差動増幅器を構成している。移相手段１１２におい
て、トランジスタQ4,Q5 は、カレントミラー回路を構成
している。トランジスタQ4,Q5 のサイズ比は、トランジ
スタQ2に流す電流の大きさを決定する。乗算手段１１３
において、ＦＭ復調信号は、トランジスタQ19,Q25 のコ
レクタから出力される。
タQ7,Q8 は、差動増幅器を構成し、トランジスタQ9,Q10
も、差動増幅器を構成している。移相手段１１２におい
て、トランジスタQ4,Q5 は、カレントミラー回路を構成
している。トランジスタQ4,Q5 のサイズ比は、トランジ
スタQ2に流す電流の大きさを決定する。乗算手段１１３
において、ＦＭ復調信号は、トランジスタQ19,Q25 のコ
レクタから出力される。
【００１６】本発明のＦＭ復調回路は、移相手段１１２
の構成に特徴がある。即ち、振幅制限手段１１１の出力
信号は、コンデンサC1を経由して、トランジスタQ1のベ
ース及びトランジスタQ2,Q4 のコレクタに与えられると
共に、乗算手段１１３の入力トランジスタQ3のベースに
与えられる。コンデンサC2は、コンデンサC1と接地点の
間に接続されている。電流源I1、トランジスタQ4,Q5 及
び抵抗R8,R9 は、トランジスタ（電圧電流変換手段）Q2
のコレクタに電流を供給するための回路を構成してい
る。なお、電流源I1は、抵抗トリミング等により電流値
を調節し、製造時のばらつきによる周波数変化をなくす
ことができる。
の構成に特徴がある。即ち、振幅制限手段１１１の出力
信号は、コンデンサC1を経由して、トランジスタQ1のベ
ース及びトランジスタQ2,Q4 のコレクタに与えられると
共に、乗算手段１１３の入力トランジスタQ3のベースに
与えられる。コンデンサC2は、コンデンサC1と接地点の
間に接続されている。電流源I1、トランジスタQ4,Q5 及
び抵抗R8,R9 は、トランジスタ（電圧電流変換手段）Q2
のコレクタに電流を供給するための回路を構成してい
る。なお、電流源I1は、抵抗トリミング等により電流値
を調節し、製造時のばらつきによる周波数変化をなくす
ことができる。
【００１７】トランジスタQ2のベースは、抵抗R を経由
してトランジスタQ1のエミッタに接続されると共に、コ
ンデンサC を経由して接地点に接続されている。コンデ
ンサC と抵抗R は、低域通過フィルタを構成している。
また、トランジスタQ2のエミッタは、接地点に接続され
ている。トランジスタQ1のコレクタは、電源V に接続さ
れ、エミッタは、トランジスタQ0のコレクタに接続され
ている。トランジスタQ0のエミッタは、抵抗R10 を経由
して接地点に接続されている。
してトランジスタQ1のエミッタに接続されると共に、コ
ンデンサC を経由して接地点に接続されている。コンデ
ンサC と抵抗R は、低域通過フィルタを構成している。
また、トランジスタQ2のエミッタは、接地点に接続され
ている。トランジスタQ1のコレクタは、電源V に接続さ
れ、エミッタは、トランジスタQ0のコレクタに接続され
ている。トランジスタQ0のエミッタは、抵抗R10 を経由
して接地点に接続されている。
【００１８】このような移相手段１１２を用いた場合、
トランジスタQ1のベース電位をVzとすると、トランジス
タQ2のベース電位V1は、AC的には以下の（４）式で与え
ることができる。
トランジスタQ1のベース電位をVzとすると、トランジス
タQ2のベース電位V1は、AC的には以下の（４）式で与え
ることができる。
【００１９】
【数４】
【００２０】ここで、トランジスタQ1,Q3 の電流増幅率
βが十分に大きくて、ベース電流がトランジスタQ2のコ
レクタ電流より無視できる程に小さいと仮定すると、電
流izは、（５）式で表すことができる。
βが十分に大きくて、ベース電流がトランジスタQ2のコ
レクタ電流より無視できる程に小さいと仮定すると、電
流izは、（５）式で表すことができる。
【００２１】
【数５】 但し、gmは、トランジスタQ2の相互コンダクタンスであ
る。よって、インピーダンスZ は、以下の（６）式に示
されるようになる。
る。よって、インピーダンスZ は、以下の（６）式に示
されるようになる。
【００２２】
【数６】
【００２３】つまり、抵抗成分r は、１／gmとなり、コ
イル成分L は、CR／gmとなる。このうに、抵抗及びコイ
ルをIC内部に等価的に形成することができるため、外付
け部品を削減したＦＭ復調回路を提供することができ
る。
イル成分L は、CR／gmとなる。このうに、抵抗及びコイ
ルをIC内部に等価的に形成することができるため、外付
け部品を削減したＦＭ復調回路を提供することができ
る。
【００２４】本発明のＦＭ復調回路によれば、移相手段
が半導体（IC）内に形成され、コイル（インダクタン
ス）は、等価的に、トランジスタQ1,Q2 、抵抗R 及びコ
ンデンサC により構成される。つまり、移相手段１１２
は、このようなインダクタンスとコンデンサ（キャパシ
タンス）C1,C2 の並列共振回路により構成されることに
なる。なお、共振角周波数ω0 とクオリティファクタ
（共振の鋭さを表す係数）Q は、以下の（７）式及び
（８）式に示すようになる。
が半導体（IC）内に形成され、コイル（インダクタン
ス）は、等価的に、トランジスタQ1,Q2 、抵抗R 及びコ
ンデンサC により構成される。つまり、移相手段１１２
は、このようなインダクタンスとコンデンサ（キャパシ
タンス）C1,C2 の並列共振回路により構成されることに
なる。なお、共振角周波数ω0 とクオリティファクタ
（共振の鋭さを表す係数）Q は、以下の（７）式及び
（８）式に示すようになる。
【００２５】
【数７】 また、インダクタンスL 、抵抗r 、相互コンダクタンス
gmは、それぞれ以下の（９）〜（１１）式に示すように
なる。
gmは、それぞれ以下の（９）〜（１１）式に示すように
なる。
【００２６】
【数８】
【００２７】以上からわかることは、トランジスタQ2の
コレクタ電流IC(Q2)を変えることにより、相互コンダク
タンスgmが変わり、かつ、インダクタンスL も変わるこ
とである。つまり、本発明によれば、IC（ＦＭ復調回
路）の製造時において、トランジスタQ2のコレクタ電流
IC(Q2)を適当な値に調整することにより共振周波数f0を
設定できるため、製造ばらつきを吸収したＦＭ復調が可
能となる。
コレクタ電流IC(Q2)を変えることにより、相互コンダク
タンスgmが変わり、かつ、インダクタンスL も変わるこ
とである。つまり、本発明によれば、IC（ＦＭ復調回
路）の製造時において、トランジスタQ2のコレクタ電流
IC(Q2)を適当な値に調整することにより共振周波数f0を
設定できるため、製造ばらつきを吸収したＦＭ復調が可
能となる。
【００２８】図２は、図１の移相手段の第１変形例を示
すものである。振幅制限手段の出力信号は、コンデンサ
C1を経由して、トランジスタQ2のコレクタに接続される
と共に出力端子に接続されている。コンデンサC2は、コ
ンデンサC1と接地点の間に接続される。定電流源I3は、
電源V とトランジスタQ2のコレクタの間に接続されてい
る。トランジスタQ2のベース及びコレクタ間には、抵抗
R が接続され、ベースと接地点の間には、コンデンサC
が接続されている。トランジスタQ2のエミッタは、接地
点に接続されている。
すものである。振幅制限手段の出力信号は、コンデンサ
C1を経由して、トランジスタQ2のコレクタに接続される
と共に出力端子に接続されている。コンデンサC2は、コ
ンデンサC1と接地点の間に接続される。定電流源I3は、
電源V とトランジスタQ2のコレクタの間に接続されてい
る。トランジスタQ2のベース及びコレクタ間には、抵抗
R が接続され、ベースと接地点の間には、コンデンサC
が接続されている。トランジスタQ2のエミッタは、接地
点に接続されている。
【００２９】本例の移相手段は、図１の移相手段に比べ
て素子数が削減されており、回路規模とチップの縮小化
に貢献できる。一方、Ｓ／Ｎ比については、本例の移相
手段よりも、図１の移相手段の方が優れている。
て素子数が削減されており、回路規模とチップの縮小化
に貢献できる。一方、Ｓ／Ｎ比については、本例の移相
手段よりも、図１の移相手段の方が優れている。
【００３０】図３は、図１の移相手段の第２変形例を示
すものである。本例の移相手段は、差動接続されたバイ
ポーラトランジスタを備え、抵抗素子を有していない点
に特徴を有する。
すものである。本例の移相手段は、差動接続されたバイ
ポーラトランジスタを備え、抵抗素子を有していない点
に特徴を有する。
【００３１】振幅制限手段の出力信号は、コンデンサC1
を経由して、トランジスタQ2のコレクタに接続されると
共にトランジスタQ32 のベースに接続されている。コン
デンサC2は、コンデンサC1と接地点の間に接続される。
定電流源I3は、電源V とトランジスタQ2のコレクタの間
に接続されている。トランジスタQ2のエミッタは、接地
点に接続されている。
を経由して、トランジスタQ2のコレクタに接続されると
共にトランジスタQ32 のベースに接続されている。コン
デンサC2は、コンデンサC1と接地点の間に接続される。
定電流源I3は、電源V とトランジスタQ2のコレクタの間
に接続されている。トランジスタQ2のエミッタは、接地
点に接続されている。
【００３２】トランジスタQ32,Q33 は、差動対を構成し
ている。トランジスタQ32,Q33 のエミッタは、互いに接
続され、その接続点は、電流源I1を経由して接地点に接
続されている。トランジスタQ32 のコレクタは、電源に
接続され、トランジスタQ33ベース及びコレクタは、電
流源I2を経由して電源V に接続されている。トランジス
タQ33 のベースは、トランジスタQ34 のベースに接続さ
れると共に、コンデンサC を経由して接地点に接続され
ている。トランジスタQ34 のコレクタは、電源V に接続
され、エミッタは、出力端子に接続されると共にトラン
ジスタQ2のベースに接続されている。電流源I4は、トラ
ンジスタQ34 のエミッタと接地点の間に接続されてい
る。
ている。トランジスタQ32,Q33 のエミッタは、互いに接
続され、その接続点は、電流源I1を経由して接地点に接
続されている。トランジスタQ32 のコレクタは、電源に
接続され、トランジスタQ33ベース及びコレクタは、電
流源I2を経由して電源V に接続されている。トランジス
タQ33 のベースは、トランジスタQ34 のベースに接続さ
れると共に、コンデンサC を経由して接地点に接続され
ている。トランジスタQ34 のコレクタは、電源V に接続
され、エミッタは、出力端子に接続されると共にトラン
ジスタQ2のベースに接続されている。電流源I4は、トラ
ンジスタQ34 のエミッタと接地点の間に接続されてい
る。
【００３３】以上の構成においても、図１のＦＭ復調回
路と同様の効果が得られる。図４は、図１の移相手段の
第３変形例を示すものである。本例の移相手段は、差動
接続されたバイポーラトランジスタを有している点に特
徴を有する。
路と同様の効果が得られる。図４は、図１の移相手段の
第３変形例を示すものである。本例の移相手段は、差動
接続されたバイポーラトランジスタを有している点に特
徴を有する。
【００３４】振幅制限手段の出力信号は、コンデンサC1
を経由して、トランジスタQ33 のコレクタに接続される
と共にトランジスタQ34 のベースに接続されている。コ
ンデンサC2は、コンデンサC1と接地点の間に接続され
る。定電流源I2は、電源V とトランジスタQ33 のコレク
タの間に接続されている。トランジスタQ32 のコレクタ
は、電源V に接続されている。
を経由して、トランジスタQ33 のコレクタに接続される
と共にトランジスタQ34 のベースに接続されている。コ
ンデンサC2は、コンデンサC1と接地点の間に接続され
る。定電流源I2は、電源V とトランジスタQ33 のコレク
タの間に接続されている。トランジスタQ32 のコレクタ
は、電源V に接続されている。
【００３５】トランジスタQ32,Q33 は、差動対を構成し
ている。トランジスタQ32,Q33 のエミッタは、互いに接
続され、その接続点は、電流源I1を経由して接地点に接
続されている。基準電圧源V3は、トランジスタQ32 のベ
ースと接地点の間に接続されている。トランジスタQ33
のベースは、抵抗R を経由してトランジスタQ34 のエミ
ッタに接続されると共に、コンデンサC を経由して接地
点に接続されている。電流源I3は、トランジスタQ34 の
エミッタと接地点の間に接続されている。出力端子は、
トランジスタQ34 のエミッタに接続される。
ている。トランジスタQ32,Q33 のエミッタは、互いに接
続され、その接続点は、電流源I1を経由して接地点に接
続されている。基準電圧源V3は、トランジスタQ32 のベ
ースと接地点の間に接続されている。トランジスタQ33
のベースは、抵抗R を経由してトランジスタQ34 のエミ
ッタに接続されると共に、コンデンサC を経由して接地
点に接続されている。電流源I3は、トランジスタQ34 の
エミッタと接地点の間に接続されている。出力端子は、
トランジスタQ34 のエミッタに接続される。
【００３６】以上の構成においても、図１のＦＭ復調回
路と同様の効果が得られる。なお、本発明のＦＭ復調回
路は、テレビやラジオなどのＦＭ信号の受信部などに適
用することができる。
路と同様の効果が得られる。なお、本発明のＦＭ復調回
路は、テレビやラジオなどのＦＭ信号の受信部などに適
用することができる。
【００３７】
【発明の効果】以上、説明したように、本発明のＦＭ復
調回路によれば、次のような効果を奏する。従来、ＩＣ
の外付け部品とされていたコイル（インダクタンス）
を、トランジスタ、コンデンサ及び抵抗により、等価的
にＩＣ（半導体）内に実現している。つまり、本発明に
関わる移相手段において、インダクタンスL は、C ・R
／gmで表され、抵抗r は、１／gmで表され、相互コンダ
クタンスgmは、IC(Q2)／VTで表される。
調回路によれば、次のような効果を奏する。従来、ＩＣ
の外付け部品とされていたコイル（インダクタンス）
を、トランジスタ、コンデンサ及び抵抗により、等価的
にＩＣ（半導体）内に実現している。つまり、本発明に
関わる移相手段において、インダクタンスL は、C ・R
／gmで表され、抵抗r は、１／gmで表され、相互コンダ
クタンスgmは、IC(Q2)／VTで表される。
【００３８】よって、本発明によれば、ICの外付け部品
の削減が可能になる。また、トランジスタQ2のコレクタ
電流IC(Q2)を変えることにより、相互コンダクタンスgm
が変わり、かつ、インダクタンスL も変わる。つまり、
本発明によれば、ＩＣ（ＦＭ復調回路）の製造時におい
て、トランジスタQ2のコレクタ電流IC(Q2)を適当な値に
調整することにより共振周波数f0を設定できるため、製
造ばらつきを吸収したＦＭ復調が可能となる。
の削減が可能になる。また、トランジスタQ2のコレクタ
電流IC(Q2)を変えることにより、相互コンダクタンスgm
が変わり、かつ、インダクタンスL も変わる。つまり、
本発明によれば、ＩＣ（ＦＭ復調回路）の製造時におい
て、トランジスタQ2のコレクタ電流IC(Q2)を適当な値に
調整することにより共振周波数f0を設定できるため、製
造ばらつきを吸収したＦＭ復調が可能となる。
【図１】本発明の実施の形態に関わるＦＭ復調回路を示
す回路図。
す回路図。
【図２】図１の移相手段の第１変形例を示す回路図。
【図３】図１の移相手段の第２変形例を示す回路図。
【図４】図１の移相手段の第３変形例を示す回路図。
【図５】従来のＦＭ復調回路の構成を示すブロック図。
【図６】図５の移相手段の一例を示す図。
【図７】従来の移相手段の構成を示す回路図。
【図８】図７の移相手段の移相特性を示す図。
１１１ ：振幅制限手段、 １１２ ：移相手段、 １１３ ：乗算手段、 Q0,Q1,〜Q34 ：バイポーラトランジス
タ、 R,R',R1 〜R23 ：抵抗、 C,C',C1 〜C3 ：コンデンサ、 V,V',V3 ：電源、 I1,I2,I3 ：電流源。
タ、 R,R',R1 〜R23 ：抵抗、 C,C',C1 〜C3 ：コンデンサ、 V,V',V3 ：電源、 I1,I2,I3 ：電流源。
Claims (5)
- 【請求項１】 ＦＭ信号が入力され、前記ＦＭ信号の最
大電圧振幅を一定値に抑える振幅制限手段と、前記振幅
制限手段の出力信号が入力され、前記ＦＭ信号の位相を
所定量だけ移動させる移相手段と、第１及び第２入力端
を有し、前記第１入力端に前記振幅制限手段の出力信号
が入力され、前記第２入力端に前記移相手段の出力信号
が入力され、ＦＭ復調信号を出力する乗算手段とを具備
し、前記移相手段は、前記振幅制限手段の出力端と電源
端子の間に直列接続される第１及び第２コンデンサと、
出力端が前記第１及び第２コンデンサの接続点に接続さ
れる電圧電流変換手段と、前記電圧電流変換手段の入力
端に接続される低域通過フィルタ手段とから構成され、
前記第１及び第２コンデンサの接続点は、前記乗算手段
の第２入力端に接続されていることを特徴とするＦＭ復
調回路。 - 【請求項２】 ＦＭ信号が入力され、前記ＦＭ信号の最
大電圧振幅を一定値に抑える振幅制限手段と、前記振幅
制限手段の出力信号が入力され、前記ＦＭ信号の位相を
所定量だけ移動させる移相手段と、第１及び第２入力端
を有し、前記第１入力端に前記振幅制限手段の出力信号
が入力され、前記第２入力端に前記移相手段の出力信号
が入力され、ＦＭ復調信号を出力する乗算手段とを具備
し、前記移相手段は、前記振幅制限手段の出力端と電源
端子の間に直列接続される第１及び第２コンデンサと、
コレクタが前記第１及び第２コンデンサの接続点に接続
され、エミッタが前記電源端子に接続されるトランジス
タと、前記トランジスタのベース及びコレクタ間に接続
される抵抗と、前記トランジスタのベースと前記電源端
子の間に接続される第３コンデンサと、前記トランジス
タのコレクタに接続される電流源とから構成され、前記
第１及び第２コンデンサの接続点は、前記乗算手段の第
２入力端に接続されていることを特徴とするＦＭ復調回
路。 - 【請求項３】 ＦＭ信号が入力され、前記ＦＭ信号の最
大電圧振幅を一定値に抑える振幅制限手段と、前記振幅
制限手段の出力信号が入力され、前記ＦＭ信号の位相を
所定量だけ移動させる移相手段と、第１及び第２入力端
を有し、前記第１入力端に前記振幅制限手段の出力信号
が入力され、前記第２入力端に前記移相手段の出力信号
が入力され、ＦＭ復調信号を出力する乗算手段とを具備
し、前記移相手段は、前記振幅制限手段の出力端と第１
電源端子の間に直列接続される第１及び第２コンデンサ
と、コレクタが前記第１及び第２コンデンサの接続点に
接続され、エミッタが前記第１電源端子に接続される第
１トランジスタと、コレクタが第２電源端子に接続さ
れ、エミッタが前記第１トランジスタのベースに接続さ
れる第２トランジスタと、一方の入力端が前記第１及び
第２コンデンサの接続点に接続され、他方の入力端が前
記第２トランジスタのベースに接続される差動手段と、
前記第１トランジスタのコレクタに接続される第１電流
源と、前記第２トランジスタのエミッタに接続される第
２電流源と、前記第２トランジスタのベースと前記第１
電源端子の間に接続される第３コンデンサとから構成さ
れ、前記第２トランジスタのエミッタは、前記乗算手段
の第２入力端に接続されていることを特徴とするＦＭ復
調回路。 - 【請求項４】 ＦＭ信号が入力され、前記ＦＭ信号の最
大電圧振幅を一定値に抑える振幅制限手段と、前記振幅
制限手段の出力信号が入力され、前記ＦＭ信号の位相を
所定量だけ移動させる移相手段と、第１及び第２入力端
を有し、前記第１入力端に前記振幅制限手段の出力信号
が入力され、前記第２入力端に前記移相手段の出力信号
が入力され、ＦＭ復調信号を出力する乗算手段とを具備
し、前記移相手段は、前記振幅制限手段の出力端と第１
電源端子の間に直列接続される第１及び第２コンデンサ
と、ベースが前記第１及び第２コンデンサの接続点に接
続され、コレクタが第２電源端子に接続され、エミッタ
が第１電流源を経由して前記第１電源端子に接続される
トランジスタと、一方の入力端が基準電圧源に接続さ
れ、他方の入力端が抵抗を経由して前記トランジスタの
エミッタに接続され、出力端が前記トランジスタのベー
スに接続される差動手段と、前記差動手段の他方の入力
端と前記第１電源端子の間に接続される第３コンデンサ
とから構成され、前記トランジスタのエミッタは、前記
乗算手段の第２入力端に接続されていることを特徴とす
るＦＭ復調回路。 - 【請求項５】 前記振幅制限手段、前記移相手段及び前
記乗算手段は、１チップ内に集積されていることを特徴
とする請求項１乃至４のいずれか１項に記載のＦＭ復調
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21203197A JPH1155038A (ja) | 1997-08-06 | 1997-08-06 | Ｆｍ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21203197A JPH1155038A (ja) | 1997-08-06 | 1997-08-06 | Ｆｍ復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1155038A true JPH1155038A (ja) | 1999-02-26 |
Family
ID=16615730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21203197A Withdrawn JPH1155038A (ja) | 1997-08-06 | 1997-08-06 | Ｆｍ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1155038A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004023642A1 (ja) * | 2002-08-30 | 2004-03-18 | Niigata Seimitsu Co., Ltd. | 受信機およびその調整システム、方法 |
-
1997
- 1997-08-06 JP JP21203197A patent/JPH1155038A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004023642A1 (ja) * | 2002-08-30 | 2004-03-18 | Niigata Seimitsu Co., Ltd. | 受信機およびその調整システム、方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5489873A (en) | Active low-pass filter | |
| JPS6148290B2 (ja) | ||
| JP2000511027A (ja) | 高周波レシーバ | |
| JP2000261250A (ja) | 周波数変換回路 | |
| US5285172A (en) | Current mirror power amplifier with gain controlled by resistor-capacitor network | |
| JPH1155038A (ja) | Ｆｍ復調回路 | |
| JP2825076B2 (ja) | ジャイレータ回路を用いた復調回路 | |
| JP3411988B2 (ja) | 可変電圧電流変換回路 | |
| JPH06104689A (ja) | 受信機 | |
| JPH09503369A (ja) | ゼロｉｆ受信機における又はこれに関する改良 | |
| JPH0370204A (ja) | 電流差分及び動作増幅器組合せ回路 | |
| US5136254A (en) | FM demodulator circuit whose demodulation output is decreased in distortion | |
| JPS5974710A (ja) | クォードラチャ検波器 | |
| JP4072652B2 (ja) | 移相器、電圧制御型発振回路、復調回路及び信号処理装置 | |
| JP3700338B2 (ja) | ９０度移相器 | |
| JPH0114726B2 (ja) | ||
| JP2580122B2 (ja) | Ｆｍ復調回路 | |
| JP2001156549A (ja) | 高周波ミキサ回路 | |
| JP3249615B2 (ja) | Ｆｍ復調回路 | |
| JPH04277917A (ja) | 可変インピーダンス回路 | |
| JPH04267610A (ja) | 無線受信回路 | |
| JP3191819B2 (ja) | ラジオ受信機 | |
| JPH0238522Y2 (ja) | ||
| JPS6154289B2 (ja) | ||
| JP2002076795A (ja) | 増幅回路及びそれを用いた衛星放送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |