KR970003694A - P 소오드/드레인 접합 형성방법 - Google Patents

P 소오드/드레인 접합 형성방법 Download PDF

Info

Publication number
KR970003694A
KR970003694A KR1019950017580A KR19950017580A KR970003694A KR 970003694 A KR970003694 A KR 970003694A KR 1019950017580 A KR1019950017580 A KR 1019950017580A KR 19950017580 A KR19950017580 A KR 19950017580A KR 970003694 A KR970003694 A KR 970003694A
Authority
KR
South Korea
Prior art keywords
source
region
drain
forming
junction
Prior art date
Application number
KR1019950017580A
Other languages
English (en)
Other versions
KR100192169B1 (ko
Inventor
이우봉
문영화
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950017580A priority Critical patent/KR100192169B1/ko
Publication of KR970003694A publication Critical patent/KR970003694A/ko
Application granted granted Critical
Publication of KR100192169B1 publication Critical patent/KR100192169B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 이온주입 공정에서 B11/BF2이온의 이중주입에 의해 이중 접합을 갖는 P+소오스/드레인 접합 형성방법에 관한 것으로, 반도체 기판의 n+웰 영역중 소자분리영역에 의하여 경계지어진 소자형성영역의 적소에 게이트 절연막을 선택적으로 형성한 후, 상기 게이트 절연막상에 게이트 전극을 형성하고, 상기 게이트 전극 및 게이트 절연막의 측면에 측벽 스페이서를 형성하는 단계, 상기 반도체 기판의 표면상에 P+소오스/드레인 영역을 형성하기 위하여 1차로 B11로불순물을 도입하고, 2차로 BF2가스 소오스로 불순물을 도입하는 단계 및 상기 반도체 기판에 열처리를 행하여 BF2영역인P+소오스/드레인 접합 영역 및 저농도의 B11영역인 P+소오스/드레인 접합 영역의 이중 접합구조를 형성하는 단계를 포함하는 것을 특징으로 한다. 따라서, 본 발명에 의하면 B11/BF2의 이중주입에 의해 이중접합을 갖는 P+소오스/드레인 접합 영역을 형성하므로써, 고농도 P+소오스/드레인 접합 영역에 전압이 인가될 때, 이 전기장은 저농도 P+소오스/드레인 접합 영역에서 전압강하가 일어나고, 또한 N-웰보다는 농도가 높으므로 깊은 레벨에서 고갈영역이 확장되는 것을 방지하므로 깊은 레벨에서의 펀치-쓰루우에 의한 누설전류를 발생하지 않게 하여 소자의 특성을 향상시킬 수 있다.

Description

P 소오스/드레인 접합 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 제조공정을 순차적으로 보여주는 측단면도.

Claims (3)

  1. 반도체 기판의 n+웰 영역중 소자분리영역에 의하여 경계지어진 소자형성영역의 적소에 게이트 절연막상에게이트 전극을 형성하고, 상기 게이트 전극 및 게이트 절연막의 측면에 측벽 스페이서를 형성하는 단계, 상기 반도체 기판의 표면상에 P+소오스/드레인 영역을 형성하기 위하여 1차로 B11로 불순물을 도입하고, 2차로 BF2가스 소오스로 불순물을 도입하는 단계, 상기 반도체 기판에 열처리를 행하여 BF2영역인 P+소오스/드레인 접합 영역 및 저농도의 B11영역인 P+소오스/드레인 접합 영역의 이중 접합구조를 형성하는 단계를 포함하는 것을 특징으로 하는 P+소오스/드레인 접합 형성방법.
  2. 제1항에 있어서, 상기 불순물 도입단계에서 1차 B11의 주입량은 1012∼1013이온/cm2이고, 주입에너지는 침투깊이가 2차 P+소오스/드레인 주입이온의 열처리 공정후의 최종 접합깊이가 되는 정도인 것을 특징으로 하는 P+소오스/드레인접합 형성방법.
  3. 제1항에 있어서, 상기 2차 BF2가스의 주입량 1015이온/cm2 이상인 것을 특징으로 하는 P+소오스/드레인 접합영역 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017580A 1995-06-26 1995-06-26 P+소오드/드레인 접합 형성방법 KR100192169B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017580A KR100192169B1 (ko) 1995-06-26 1995-06-26 P+소오드/드레인 접합 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017580A KR100192169B1 (ko) 1995-06-26 1995-06-26 P+소오드/드레인 접합 형성방법

Publications (2)

Publication Number Publication Date
KR970003694A true KR970003694A (ko) 1997-01-28
KR100192169B1 KR100192169B1 (ko) 1999-06-15

Family

ID=19418388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017580A KR100192169B1 (ko) 1995-06-26 1995-06-26 P+소오드/드레인 접합 형성방법

Country Status (1)

Country Link
KR (1) KR100192169B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671594B1 (ko) * 2000-12-19 2007-01-18 주식회사 하이닉스반도체 반도체 소자의 얕은 접합 트랜지스터 제조 방법

Also Published As

Publication number Publication date
KR100192169B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR20000069811A (ko) 임계전압을 승압하는 웰 부스팅
JPH09270466A (ja) 半導体装置及びその製造方法
KR970013402A (ko) 플래쉬 메모리장치 및 그 제조방법
KR960026463A (ko) 모스 전계 효과 트랜지스터(mosfet) 제조 방법
KR980006542A (ko) 반도체소자 제조방법
KR950034738A (ko) 박막 트랜지스터의 구조 및 제조방법
KR950010061A (ko) 반도체 장치와 그 제조방법 및 바이폴라 트랜지스터
KR970003694A (ko) P 소오드/드레인 접합 형성방법
JPH0346238A (ja) 半導体装置の製造方法
KR100562303B1 (ko) 낮은 접합 커패시턴스를 갖는 모스 트랜지스터 및 그 제조방법
KR940016961A (ko) 모스(mos) 트랜지스터 및 그 제조 방법
KR100299871B1 (ko) 모스전계효과트랜지스터의제조방법
KR970018259A (ko) 반도체 소자의 트랜지스터 제조방법
JPH0344075A (ja) 半導体装置の製造方法
KR930005272A (ko) Ldd형 mos 트랜지스터 및 그의 제조방법
KR19980027761A (ko) Mosfet 특성인 동작 및 채널 길이 제어 개선을 위한 복수의 포켓 주입
KR960043050A (ko) 반도체 소자의 트랜지스터 제조방법
KR950010129A (ko) Mos트랜지스터를 가진 반도체 장치 및 그 제조방법
KR960026862A (ko) 반도체 디램 셀 제조방법
KR940004265B1 (ko) Ldd구조를 갖는 모스 트랜지스터의 제조방법
KR960026142A (ko) 반도체 소자의 제조 방법
KR960019773A (ko) 박막트랜지스터의 구조 및 제조방법
KR950012717A (ko) 반도체 소자 제조 방법
KR970017977A (ko) 실리콘-온-인슐레이터층에 형성된 반도체소자들 간의 절연방법
KR970008649A (ko) 고내압 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee