KR950010129A - Mos트랜지스터를 가진 반도체 장치 및 그 제조방법 - Google Patents
Mos트랜지스터를 가진 반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR950010129A KR950010129A KR1019930019669A KR930019669A KR950010129A KR 950010129 A KR950010129 A KR 950010129A KR 1019930019669 A KR1019930019669 A KR 1019930019669A KR 930019669 A KR930019669 A KR 930019669A KR 950010129 A KR950010129 A KR 950010129A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- gate electrode
- semiconductor device
- source
- impurity
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract 17
- 238000010438 heat treatment Methods 0.000 claims abstract 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 12
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 7
- 239000011737 fluorine Substances 0.000 claims 7
- 229910052731 fluorine Inorganic materials 0.000 claims 7
- 229910052757 nitrogen Inorganic materials 0.000 claims 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 6
- 229910052786 argon Inorganic materials 0.000 claims 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 6
- 229910052799 carbon Inorganic materials 0.000 claims 6
- 238000002347 injection Methods 0.000 claims 6
- 239000007924 injection Substances 0.000 claims 6
- 239000001301 oxygen Substances 0.000 claims 6
- 229910052760 oxygen Inorganic materials 0.000 claims 6
- 238000000034 method Methods 0.000 claims 5
- 238000005468 ion implantation Methods 0.000 claims 3
- 238000002513 implantation Methods 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 239000007789 gas Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 239000012299 nitrogen atmosphere Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract 2
- 230000004913 activation Effects 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
불순물의 전기적 활성화를 위한 열처리할 사이에 불순물이 확산하는 것을 유효하게 방지할수 있는 반도체 장치 및 그 제조방법이 개시된다.
이 반도체 장치에서는, 소스/드레인 영역의 접합깊이와 동등 이상의 깊이를 가지는 환상 방지층의 소스/드레인 영역의 접합 영역의 전체에 따라서 형성되어 있다.
또, 불순물을 포함하는 게이트 전극의 게이트 절연층측의 표면 근방에는 확산방지층이 형성되어 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 제1도에 표시한 제1실시예의 반도체 장치의 제조 프로세스의 제1공정을 설명하기 위한 단면도.
제3도는 제1도에 표시한 제1실시예의 반도체 장치의 제조 프로세스의 제2공정을 설명하기 위한 단면도.
제4도는 제1도에 표시한 제1실시예의 반도체 장치의 제조 프로세스의 제4공정을 설명하기 위한 단면도.
제5도는 제1도에 표시한 제1실시예의 반도체 장치의 제조 프로세스의 제4공정을 설명하기 위한 단면도.
제6도는 제1도에 표시한 제1실시예의 반도체 장치의 제조 프로세스의 제5공정을 설명하기 위한 단면도.
제7도는 제1도에 표시한 제1실시예의 반도체 장치의 제조 프로세스의 제6공정을 설명하기 위한 단면도.
제8도는 제1도에 표시한 제1실시예의 반도체 장치의 제조 프로세스의 제7공정을 설명하기 위한 단면도.
제9도는 제1도에 표시한 제1실시예의 반도체 장치의 제조 프로세스의 제8공정을 설명하기 위한 단면도.
Claims (15)
- 주 표면을 가진 제1도전형의 반도체 영역과, 상기 반도체 영역의 주 표면상에 채널 영역을 끼우도록 소정의 간격을 두고 형성된 소정의 접합 깊이를 갖는 제2도전형의 한쌍의 소스/드레인 영역과, 상기 소스/드레인 영역의 접합 깊이와 동등 이상의 깊이를 가지며, 상기 소스/드레인 영역의 접합영역의 전역에 따라서 형성되어, 질소, 불소, 아르곤, 산소, 탄소로된 군에서 선택된 하나를 포함하는 제1의 주입층과, 상기 채널 영역상에 게이트 절연층을 통해서 형성된 게이트 전극과를 구비한 반도체 장치.
- 제1항에 있어서, 상기 제1의 주입층은, 상기 소스/드레인 영역의 접합깊이 보다도 큰 깊이를 가지는 동시에, 상기 소스/드레인 영역을 덮도록 형성되어 있는 반도체 장치.
- 제1항에 있어서, 상기 게이트 전극은 불소물을 포함하고, 상기 게이트 전극의 상기 게이트 절연층측의 표면 근방에는, 질소, 불소, 아르곤, 산소, 탄소로된 군에서 선택된 하나를 포함하는 제2의 주입층의 형성되어 있는 반도체 장치.
- 제3항에 있어서, 상기 불순물은, P형의 불순물인 반도체 장치.
- 제1항에 있어서, 상기 소스/드레인 영역은, P형의 도전형을 갖고있는 반도체 장치.
- 주 표면을 가진 제1도전형의 반도체 영역과, 상기 반도체 영역의 주표면상에 채널 영역을 끼우도록 소정의 간격을 두고 형성된 제2도전형의 한쌍의 소스/드레인 영영과, 상기 채널 영역상에 게이트 절연층을 통해서 형성된 게이트 전극과를 구비하고, 상기 게이트 전극은 불순물을 포함하고, 상기 게이트 전극은 상기 게이트 절연층측의 표면 근방에는, 질소, 불소, 아르곤, 산소, 탄소로된 군에서 선택된 하나를 포함하는 주입층의 형성되어 있는 반도체 장치.
- 제6항에 있어서, 상기 게이트 전극에 포함되는 불순물은 P형의 불순물인 반도체 장치.
- 주 표면을 갖는 제1도전형의 제1의 반도체 영역과, 주 표면을 가지고, 상기 제1의 반도체 영역과 인접하도록 형성된 제2의 도전형의 제2의 반도체 영역과, 상기 제1의 반도체 영역의 주표면상에 제1의 채널영역을 끼우도록 소정의 간격을 두고 형성된 소정의 접합 깊이를 갖는 제2도전형의 한쌍의 제1의 소스/드레인 영역과, 상기 제1의 소스/드레인 영역의 접합깊이와 동등이상의 깊이를 갖고, 상기 제1의 소스/드레인 영역의 접합영역의 전역에 따라서 형성되어, 질소, 불소, 아르곤, 산소, 탄소로된 군에서 선택된 하나를 포함하는 제1의 주입층과, 상기 제1의 채널영역상에 제1의 게이트 절연층을 통해서 형성된 제1의 게이트 전극과, 상기 제2의 반도체 영역의 주 표면상에 제2의 채널 영역을 끼우도록 소정의 간격을 두고 형성된 제1도전형의 한쌍의 제2의 소스/드레인 영역과, 상기 제2의 채널 영역상에 제2의 게이트 절연층을 통해서 형성된 제2의 게이트 전극과를 구비한 반도체 장치.
- 제8항에 있어서, 상기 제1 및 제2의 게이트 전극은 공히 제2도전형의 불순물을 포함하고, 상기 제1 및 제2의 게이트 전극의 상기 제1 및 제2의 게이트 절연측의 표면 근방에는, 공히 질소, 불소, 아르곤, 산소, 탄소로된 군에서 선택된 하나를 포함하는 제2의 주입층이 형성되어있는 반도체 장치.
- 제8항에 있어서, 상기 제1의 주입층은, 상기 제1의 소스/드레인 영역의 접합깊이보다도 큰 깊이를 갖는 동시에 상기 제1의 소스/드레인 영역을 덮도록 형서되어 있는, 반도체 장치.
- 제1도전형의 반도체 영역의 주표면상의 소정영역에 게이트 절연층을 통해서 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 마스크로하여 상기 반도체 영역에 질소, 불소, 아르곤, 산소, 탄소로된 군에서 선택된 하나를 제1의 투영비정으로 이온주입하는 것으로 주입층을 형성하는 공정과, 상기 게이트 전극을 마스크로서 상기 반도체 영역에 제2도전형의 불순물을 상기 제1의 투영비정보다도 작은 제2의 투영비정으로 이온주입하므로서 제2도전형의 한쌍의 불순물 영역을 형성하는 공정과, 그후, 열처리를 하는 공정과를 구비한, 반도체 장치 제조방법.
- 제11항에 있어서, 상기 질소이온 주입은, 30KeV의 주입에너지로, 1E 15~1E16개/㎠의 불순물 농도로 행하고, 상기 열처리는 800℃~900℃의 온도 조건하에서 질소 분위기 중에서 30분간 행하는 공정과를 구비한 반도체 장치 제조방법.
- 제1도전형의 반도체 영역의 주표면상의 소정영역에 게이트 절연층을 통해서 게이트 전극을 형성하는 공정과, 상기 게이트 전극에 불순물을 도입하므로서 상기 게이트전극내에 상기 게이트 전극의 상부 표면에서 소정의 깊이를 갖는 불순물 영역을 형성하는 공정과, 상기 게이트 전극에 질소, 불소, 아르곤, 산소, 탄소로된 군에서 선택된 하나를 이온주입하므로서 상기 불순물 영역과 동등이상의 깊이를 갖는 주입층을 형성하는 공정과,그후, 열처리를 하는 공정과를 구비한 반도체 장치의 제조방법.
- 제13항에 있어서, 상기 불순물의 도입은, 상기 게이트 전극에 상기 불순물을 이온주입하므로서 행하는 공정과를 구비한 반도체 장치의 제조방법.
- 제13항에 있어서, 상기 불순물의 도입은, 상기 게이트 전극의 퇴적시에 동시에 행하는 공정과를 구비한 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP93-229394 | 1993-09-16 | ||
| JP22939493 | 1993-09-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950010129A true KR950010129A (ko) | 1995-04-26 |
| KR0133965B1 KR0133965B1 (ko) | 1998-04-20 |
Family
ID=16891519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930019669A KR0133965B1 (ko) | 1993-09-16 | 1993-09-24 | Mos 트랜지스터을 가진 반도체 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0133965B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010087474A (ko) * | 1999-12-31 | 2001-09-21 | 황인길 | 반도체 소자의 얇은 접합 형성 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818521B1 (ko) * | 2003-12-31 | 2008-03-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트랜지스터 제조방법 |
| KR100843212B1 (ko) * | 2006-11-29 | 2008-07-02 | 삼성전자주식회사 | 확산방지영역을 갖는 반도체 소자와 그의 제조 방법 |
-
1993
- 1993-09-24 KR KR1019930019669A patent/KR0133965B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010087474A (ko) * | 1999-12-31 | 2001-09-21 | 황인길 | 반도체 소자의 얇은 접합 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0133965B1 (ko) | 1998-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000183348A (ja) | Ｍｏｓゲ―ト電力装置 | |
| JP2001077363A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| MY123831A (en) | Method for manufacturing a semiconductor device | |
| KR950010061A (ko) | 반도체 장치와 그 제조방법 및 바이폴라 트랜지스터 | |
| KR960039422A (ko) | 수직형 바이폴라 트랜지스터 및 그 제조 방법 | |
| KR930000607B1 (ko) | 반도체장치의 제조방법 | |
| EP0151585A4 (en) | SEMICONDUCTOR DEVICE WITH SHALLOW JUNCTION. | |
| KR960026463A (ko) | 모스 전계 효과 트랜지스터(mosfet) 제조 방법 | |
| KR970053087A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH03262130A (ja) | 半導体素子の製造方法 | |
| KR950010129A (ko) | Mos트랜지스터를 가진 반도체 장치 및 그 제조방법 | |
| KR100247810B1 (ko) | 모스 트랜지스터 제조방법 | |
| JP4615755B2 (ja) | 半導体装置の製造方法 | |
| JPH04287332A (ja) | 半導体素子の製造方法 | |
| KR970003934A (ko) | BiCMOS 반도체장치 및 그 제조방법 | |
| KR950026029A (ko) | Mos트랜지스터 반도체 장치 및 그의 제조방법 | |
| JPH07161978A (ja) | 埋め込みチャネル型ｍｏｓトランジスタおよびその製造方法 | |
| JP2832543B2 (ja) | 半導体装置とその製造方法 | |
| JPH0630390B2 (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| KR100299871B1 (ko) | 모스전계효과트랜지스터의제조방법 | |
| JPH0344075A (ja) | 半導体装置の製造方法 | |
| KR0167664B1 (ko) | 반도체소자 제조방법 | |
| KR970018259A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH05315617A (ja) | 絶縁形電界効果トランジスタの製造方法 | |
| KR100463955B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061218 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |