KR970003209A - 캐쉬메모리로서 센스앰프를 사용하는 다이내믹형 반도체기억장치 - Google Patents

캐쉬메모리로서 센스앰프를 사용하는 다이내믹형 반도체기억장치 Download PDF

Info

Publication number
KR970003209A
KR970003209A KR1019960016301A KR19960016301A KR970003209A KR 970003209 A KR970003209 A KR 970003209A KR 1019960016301 A KR1019960016301 A KR 1019960016301A KR 19960016301 A KR19960016301 A KR 19960016301A KR 970003209 A KR970003209 A KR 970003209A
Authority
KR
South Korea
Prior art keywords
sense amplifier
blocks
memory array
address
block
Prior art date
Application number
KR1019960016301A
Other languages
English (en)
Other versions
KR100200889B1 (ko
Inventor
타카히로 쭈루다
카쯔타미 아리모토
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR970003209A publication Critical patent/KR970003209A/ko
Application granted granted Critical
Publication of KR100200889B1 publication Critical patent/KR100200889B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

DRAM은 워드드라이버부(43), 서브워드드라이브블럭(100), 메모리어레이블럭(10), 제어회로(39), 디코드회로(D1A), 이퀄라이즈블럭(E1A), 센스앰프블럭(1AS), I/O 스위치부(45)를 포함한다. 복수의 메인워드선(MWL)은 메모리어레이블럭(10)를 통한다. 각 메인워드선(MWL)에는 복수의 서브워드선(SWL1∼SWL4)이 접속된다. 이와 같이, DRAM은 분할워드선구성과 어드레스 난멀티플렉스방식을 채용하고 있다. 그러므로, 센스앰프블럭(1AS)를 캐쉬메모리로 이용할 수 있다. 칩면적의 증가없이 캐쉬의 웨이수를 증가시킬 수 있어, 히트율을 올릴 수 있다.

Description

캐쉬메모리로서 센스앰프를 사용하는 다이내믹형 반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 의한 캐쉬메모리를 내장한 DRAM의 구성을 나타내는 블럭도, 제3도는 본 발명의 실시예에 의한 캐쉬메모리를 내장한 DRAM의 구성을 나타내는 회로도.

Claims (13)

  1. 행어드레스 및 열어드레스가 동시에 입력되는 다이내믹형 반도체기억 장치에 있어서, 다이내믹형의 복수의메모리셀을 갖는 복수의 메모리어레이블럭으로 분할된 메모리셀어레이와, 상기 복수의 메모리어레이블럭을 통하는 복수의메인워드선과, 상기 복수의 메모리어레이블럭의 각각에 있어서, 상기 메인워드선에 교차하는 방향으로 설치되어, 대응하는 메모리어레이블럭내의 복수의 상기 메모리셀에 접속된 복수의 비트선쌍을 구비하고, 상기 복수의 메모리어레이블럭의각각은 그 메모리어레이블럭내의 상기 복수의 메모리셀에 접속되고, 또한 복수의 그룹으로 분할되어, 각각이, 대응하는상기 복수의 메인워드선에 접속되는 복수의 서브워드선을 구비하고, 상기 메모리셀어레이는 상기 복수의 메모리어레이블럭에 대응하여 설치된 복수의 서브워드선 구동블럭을 포함하고, 상기 복수의 서브워드선구동블럭의 각각은 상기 복수의 서브워드선에 대응하여 설치되어, 상기 복수의 서브워드선을 구동하는 복수의 서브워드선구동수단을 구비하고, 상기다이내믹형 반도체메모리장치는 상기 복수의 메모리어레이블럭에 대응하여 설치되어, 각각이, 상기 복수의 비트선쌍에 판독된 복수의 데이타를 증폭하는 복수의 센스앰프블럭과, 정보유지제어수단을 더 구비하고, 상기 정보유지제어수단은 상기복수의 센스앰프블럭의 어느 것인가에, 액세스가 요구되어 있는 어드레스의 데이타가 존재하지 않은 경우에, 대응하는 상기 센스앰프 블럭이 그 데이타를 증폭 및 유지하도록 액세스가 요구되어 있는 어드레스의 상기 메모리셀로부터 새롭게 대응하는 상기 비트선쌍에 데이타를 판독함과 동시에, 액세스가 요구되어 있는 어드레스의 상기 메모리셀을 포함하는 상기메모리어레이블럭이외의 상기 메모리어레이블럭에 대응하는 상기 센스앰프블럭의 복수의 상기 증폭된 데이타를 그대로 유지하고, 상기 복수의 센스앰프블럭의 어느 것인가에 액세스가 요구되어 있는 어드레스의 데이타가 존재하는 경우에는, 상기 복수의 센스앰프블럭의 각각에 존재하는 복수의 상기 증폭된 데이타를 그대로 유지하고, 상기 다이내믹형 반도체메모리장치는 상기 복수의 센스앰프블럭에 유지되어 있는 데이타를 판독하는 판독 수단을 더 구비한 다이내믹형 반도체기억장치.
  2. 제1항에 있어서, 상기 복수의 센스앰프블럭은 그 센스앰프블럭에 대응하는 상기 메모리 어레이블럭내의 상기 복수의 비트선쌍에 대응하여 설치되어, 각각이, 상기 대응하는 비트선쌍에 판독된 데이타를 증폭하는 복수의 센스앰프수단을 구비한 다이내믹형 반도체메모리장치.
  3. 제1항에 있어서, 상기 정보유지제어수단은 상기 복수의 센스앰프블럭의 어느것인가에 액세스가 요구되어있는 어드레스의 데이타가 존재하는 경우에, 복수의 상기 메인워드선 및 복수의 상기 서브워드선의 어느것도 활성화시키지 않고, 상기 판독회로는 상기 복수의 센스앰프블럭의 어느것인가에 액세스가 요구되어 있는 어드레스의 데이타가 존재하는 경우에, 상기 복수의 센스앰프블럭의 어느것인가에 액세스가 요구되어 있는 어드레스의 데이타가 존재하지 않은 경우보다 빠른 타이밍으로 그 센스앰프블럭으로부터 데이타를 판독한 다이내믹형 반도체기억장치.
  4. 제3항에 있어서, 상기 복수의 센스앰프블럭은 그 센스앰프블럭에 대응하는 상기 메모리어레이블럭내에 포함된 상기 복수의 비트선쌍에 대응하여 설치되어, 각각이, 상기 비트선쌍에 판독된 데이타를 증폭하는 복수의 센스앰프수단을 구비한 다이내믹형반도체 메모리장치.
  5. 제3항에 있어서, 상기 정보유지제어수단은 상기 복수의 센스앰프블럭의 각각에 유지되어 있는 상기 복수의데이타의 어드레스를 기억하는 어드레스기억수단과, 상기 센스앰프블럭의 각각에 유지되어 있는 상기 복수의 데이타의 상기 어드레스기억수단에 기억된 어드레스중의 어느것인가와, 액세스가 요구되어 있는 어드레스가 일치하는가 아닌가를 판단하는 판단수단을 구비한 다이내믹형반도체기억장치.
  6. 제5항에 있어서, 상기 복수의 센스앰프블럭의 각각은 그 센스앰프블럭에 대응하는 상기 메모리어레이블럭내에 포함된 상기 복수의 비트선쌍에 대응하여 설치되어, 각각이, 상기 비트선쌍에 판독된 데이타를 증폭하는 복수의 센스앰프수단을 구비한 다이내믹형 반도체메모리장치.
  7. 제5항에 있어서, 상기 정보유지제어수단은 상기 복수의 메모리어레이블럭 각각과, 상기 복수의 센스앰프블럭의 각각과의 사이에 설치되어, 각각이, 대응하는 상기 메모리어레이블럭에 포함되는 상기 복수의 비트선쌍 및 대응하는상기 센스앰프블럭을 이퀄라이즈하는 복수의 이퀄라이즈블럭과, 상기 판단수단의 결과에 응해서 상기 복수의 이퀄라이즈블럭을 제어하는 이퀄라이즈블럭제어수단을 더 포함한 다이내믹형 반도체기억장치.
  8. 제7항에 있어서, 상기 복수의 센스앰프블럭의 각각은 그 센스앰프블럭에 대응하는 상기 메모리어레이블럭내에 포함된 상기 복수의 비트선쌍에 대응하여 설치되어, 각각이, 상기 비트선쌍에 판독된 데이타를 증폭하는 복수의 센스앰프수단을 구비한 다이내믹형 반도체메모리장치.
  9. 제8항에 있어서, 상기 복수의 이퀄라이즈블럭은 그 이퀄라이즈블럭에 대응하는 상기 메모리어레이블럭내의상기 복수의 비트선쌍에 접속되어, 각각이, 대응하는 상기 비트선쌍 및 센스앰프수단을 이퀄라이즈하는 복수의 이퀄라이즈수단과, 복수의 이퀄라이즈수단과 대응하는 상기 복수의 센스앰프수단과의 사이에 접속되어각각이, 대응하는 상기 비트선쌍과 상기 센스앰프수단과의 접속을 제어하는 복수의 접속제어수단을 구비하고, 상기 복수의 접속제어수단은 상기 결정에 의해 상기 센스앰프블럭의 각각에 유지되어 있는 상기 복수의 데이타의 상기 어드레스기억수단에 기억된 어드레스의어느것인가와, 액세스가 요구되는 어드레스가 일치하지 않은 경우에 그 메모리어레이블럭에 대응하는 상기 센스앰프블럭에 포함된 상기 복수의 센스앰프수단과 액세스에 요구되는 어드레스의 메모리셀을 포함하는 상기 메모리어레이블럭내의상기 복수의 비트선쌍을 접속하고, 상기 복수의 이퀄라이즈수단은 상기 접속된 복수의 센스앰프수단과 복수의 비트선쌍을이퀄라이즈하는 다이내믹형 반도체메모리장치.
  10. 제7항에 있어서, 상기 이퀄라이즈블럭제어수단은 상기 복수의 이퀄라이즈블럭에 대응하여 설치되어, 각각이, 대응하는 상기 이퀄라이즈블럭을 제어하는 복수의 이퀄라이즈제어수단을 더 포함하고, 상기 복수의 이퀄라이즈제어수단의 어느것인가는 상기 판단수단에 있어서, 상기 센스앰프블럭의 각각에 유지되어 있는 상기 복수의 데이타의 상기 어드레스기억수단에 기억된 어드레스중의 어느것인가와, 액세스가 요구되어 있는 상기 어드레스가 일치하지 않다고 판단된 경우에는, 상기 액세스가 요구되어 있는 어드레스의 상기 메모리셀을 포함하는 상기 메모리어레이블럭내의 상기 복수의 비트선쌍 및 그 메모리어레이블럭에 대응하는 상기 센스앰프블럭을, 그 메모리어레이블럭에 대응하는 상기 이퀄라이즈블럭에 이퀄라이즈시킨 다이내믹 반도체메모리장치.
  11. 제10항에 있어서, 상기 복수의 센스앰프블럭의 각각은 그 센스앰프블럭에 대응하는 상기 메모리어레이블럭에 포함되는 상기 복수의 비트선쌍에 대응하여 설치되어, 각각이, 상기 비트선쌍의 판독된 데이타를 증폭하는 복수의센스앰프수단을 포함한 다이내믹형 반도체기억장치.
  12. 제11항에 있어서, 상기 복수의 이퀄라이즈블럭의 각각은 그 이퀄라이즈블럭에 대응하는 상기 메모리어레이블럭에 포함되는 상기 복수의 비트선쌍의 각각에 접속되어, 각각이, 대응하는 상기 비트선쌍 및 센스앰프수단을 이퀄라이즈하는 복수의 이퀄라이즈수단과, 상기 복수의 이퀄라이즈수단의 각각과, 그것들에 대응하는 상기 복수의 센스앰프수단의 각각과의 사이에 접속되어, 각각이, 대응하는 상기 비트선쌍와 상기센스앰프수단과의 접속을 제어하는 복수의 접속제어수단을 포함하고, 상기 복수의 접속제어수단은 상기 판단수단에 있어서, 상기 센스앰프블럭의 각각에 유지되어 있는 상기 복수의 데이타의 상기 어드레스기억수단에 기억된 어드레스중의 어느것인가와, 액세스가 요구되어 있는 어드레스가 일치하지 않다고 판단된 경우에는, 액세스가 요구되어 있는 어드레스의 상기 메모리셀을 포함하는 상기 메모리어레이블럭내의 상기 복수의 비트선쌍의 각각과, 그 메모리어레이블럭에 대응하는 상기 센스앰프블럭에 포함되는 상기 복수의 센스앰프수단의 각각을 접속하고, 상기 복수의 이퀄라이즈수단은 상기 접속된 복수의 상기 센스앰프수단과 복수의 비트선쌍을이퀄라이즈한 다이내믹형 반도체기억장치.
  13. 제10항에 있어서, 상기 복수의 이퀄라이즈제어수단의 각각은 상기 복수의 이퀄라이즈제어수단의 각각에대응하는 상기 서브워드선구동블럭에 포함된 상기 복수의 서브워드선구동수단이 배열되는 연장선과, 상기 복수의 이퀄라이즈블럭이 배열되는 연장선과의 교차부에 설치된 다이내믹형반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960016301A 1995-06-08 1996-05-15 캐쉬메모리로서 센스앰프를 사용하는 다이내믹형 반도체기억장치 KR100200889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-141989 1995-06-08
JP7141989A JPH08335390A (ja) 1995-06-08 1995-06-08 ダイナミック型半導体記憶装置

Publications (2)

Publication Number Publication Date
KR970003209A true KR970003209A (ko) 1997-01-28
KR100200889B1 KR100200889B1 (ko) 1999-06-15

Family

ID=15304813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016301A KR100200889B1 (ko) 1995-06-08 1996-05-15 캐쉬메모리로서 센스앰프를 사용하는 다이내믹형 반도체기억장치

Country Status (3)

Country Link
US (1) US5734614A (ko)
JP (1) JPH08335390A (ko)
KR (1) KR100200889B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100295663B1 (ko) * 1998-09-26 2001-08-07 김영환 반도체메모리장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044433A (en) * 1996-08-09 2000-03-28 Micron Technology, Inc. DRAM cache
KR100446065B1 (ko) * 1997-02-17 2004-08-30 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로 장치 및 메모리 억세스 방법
JP4197755B2 (ja) 1997-11-19 2008-12-17 富士通株式会社 信号伝送システム、該信号伝送システムのレシーバ回路、および、該信号伝送システムが適用される半導体記憶装置
WO1999054881A1 (fr) * 1998-04-21 1999-10-28 Matsushita Electric Industrial Co., Ltd. Dispositif de memorisation a semiconducteurs
US6404694B2 (en) 1999-08-16 2002-06-11 Hitachi, Ltd. Semiconductor memory device with address comparing functions
KR100326939B1 (ko) * 1999-09-02 2002-03-13 윤덕용 고속 열 사이클이 가능한 메모리의 파이프라인 구조
US6892279B2 (en) * 2000-11-30 2005-05-10 Mosaid Technologies Incorporated Method and apparatus for accelerating retrieval of data from a memory system with cache by reducing latency
US6587920B2 (en) * 2000-11-30 2003-07-01 Mosaid Technologies Incorporated Method and apparatus for reducing latency in a memory system
JP2007293933A (ja) * 2006-04-21 2007-11-08 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4984759B2 (ja) * 2006-09-05 2012-07-25 富士通セミコンダクター株式会社 半導体記憶装置
CN103411680B (zh) * 2013-08-19 2015-08-26 电子科技大学 一种红外焦平面阵列及其读出电路的使能控制电路
CN103427331B (zh) * 2013-08-23 2016-04-13 西安电子科技大学 垂直腔表面发射激光器的驱动器
US9153305B2 (en) 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2593322B2 (ja) * 1987-11-06 1997-03-26 三菱電機株式会社 半導体記憶装置
US5406526A (en) * 1992-10-01 1995-04-11 Nec Corporation Dynamic random access memory device having sense amplifier arrays selectively activated when associated memory cell sub-arrays are accessed
JP2812099B2 (ja) * 1992-10-06 1998-10-15 日本電気株式会社 半導体メモリ
JP2616544B2 (ja) * 1993-09-22 1997-06-04 日本電気株式会社 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100295663B1 (ko) * 1998-09-26 2001-08-07 김영환 반도체메모리장치

Also Published As

Publication number Publication date
KR100200889B1 (ko) 1999-06-15
JPH08335390A (ja) 1996-12-17
US5734614A (en) 1998-03-31

Similar Documents

Publication Publication Date Title
JP3135795B2 (ja) ダイナミック型メモリ
KR950006608A (ko) 고속순차 액세스용 행어드레스 버퍼 유니트에 독자적인 캐쉬 메모리로서 역할하는 감지 증폭기를 가진 동적 랜덤 액세스 메모리 장치
KR970003209A (ko) 캐쉬메모리로서 센스앰프를 사용하는 다이내믹형 반도체기억장치
JP2705590B2 (ja) 半導体記憶装置
US6282142B1 (en) Semiconductor memory device
KR950020732A (ko) 다이나믹 반도체 기억장치
CA2345845A1 (en) Bitline precharge
EP0107340B1 (en) Dual port type semiconductor memory
KR970067854A (ko) 반도체 기억장치
US20140050039A1 (en) Semiconductor memory devices
KR100543914B1 (ko) 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
JP2859574B2 (ja) 半導体記憶装置
US7679970B2 (en) Semiconductor memory device for simultaneously performing read access and write access
US6330202B1 (en) Semiconductor memory device having write data line
JPH11162169A (ja) 半導体メモリ装置及びデータ伝送方式
US6327204B1 (en) Method of storing information in a memory cell
KR970706577A (ko) 메모리 시스템내의 페이지 액세스 및 블록전송을 개선하는 회로, 시스템 및 방법(circuits, systems and methods for improving page accesses and block transfers in a memory system)
KR102409969B1 (ko) 다른 메모리 셀들을 포함하는 하이브리드 dram 어레이
KR20070021512A (ko) 메모리 셀 어레이
KR100921827B1 (ko) 반도체 메모리장치 및 이의 동작 방법
KR100365296B1 (ko) 비파괴 판독형 비휘발성 강유전체 메모리의 구동 회로
US6094393A (en) Stacked sense-amp cache memory system and method
KR100571625B1 (ko) 반도체메모리소자
KR100314129B1 (ko) 데이터 입출력 라인의 부하를 줄이는 뱅크 구성방법 및 데이터입출력 라인 배치방법으로 구현된 반도체 메모리 장치
KR100706779B1 (ko) 노이즈의 영향을 적게받는 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090225

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee