KR960042759A - 불휘발성 반도체 기억 장치 - Google Patents

불휘발성 반도체 기억 장치 Download PDF

Info

Publication number
KR960042759A
KR960042759A KR1019960016353A KR19960016353A KR960042759A KR 960042759 A KR960042759 A KR 960042759A KR 1019960016353 A KR1019960016353 A KR 1019960016353A KR 19960016353 A KR19960016353 A KR 19960016353A KR 960042759 A KR960042759 A KR 960042759A
Authority
KR
South Korea
Prior art keywords
data
range
memory
threshold value
bit
Prior art date
Application number
KR1019960016353A
Other languages
English (en)
Other versions
KR100256616B1 (ko
Inventor
야스오 이또
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR960042759A publication Critical patent/KR960042759A/ko
Application granted granted Critical
Publication of KR100256616B1 publication Critical patent/KR100256616B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5647—Multilevel memory with bit inversion arrangement

Abstract

각각 제1데이타와 제2데이타를 보유하는 제1플립플롭 회로와 제2플립플롭회로, 이들 필립플롭 회로에 접속된 비트선과 메모리 셀을 구비한 불휘발성 반도체 기억 장치에 있어서, 하위 비트의 판독 및 데이타 로드를 제1플립플롭에서 행하고 상위 비트의 판독 및 데이타 로드를 제2플립플롭에서 행하는 것을 특징으로 하는 불휘발성 반도체 기억 장치를 제공한다. 이로써, 회로 규모를 대폭으로 증가시키지 않고 또 미세 가공 기술을 채용하지 않으면서 용이하게 다치 기억 셀의 판독, 기입, 검증을 행할 수 있어서 저코스트의 불휘발성 반도체 기억 장치가 실현된다.

Description

불휘발성 반도체 기억 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 불휘발성 반도체 기억 장치의 주요부, 제6도는 본 발명의 전체 회로 구성을 도시하는 도면.

Claims (8)

  1. 각각 제1데이타와 제2데이타를 보유하는 제1플립플롭 회로와 제2플립플롭 회로와, 이들 플립플롭 회로에 접속된 비트선(BLR, BLL, BLO, BLMO, BLLO)과 메모리 셀을 구비하는 불휘발성 반도체 기억 장치에 있어서, 하위 비트의 판독 및 데이타 로드를 제1플립플롭에서 행하고 상위 비트의 판독 및 데이타 로드를 제2플립플롭에서 행하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  2. 제1항에 있어서, 상기 메모리 셀은 정보를 2비트 이상 보유하는 다치 기억인 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  3. 제1항에 있어서, 판독시에 상위 비트의 센스, 하위 비트의 센스 순으로 행하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  4. 제1항에 있어서, 하위 비트의 판독시에 상위 비트의 데이타에 따라 하위 비트 센스용 래치 데이타의 값을 변화시키는 수단을 구비하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  5. 제1항에 있어서, 기입시에 상위 비트, 하위 비트의 순으로 데이타를 기입하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  6. 부유 게이트를 가지며 그 임계치가 제1 내지 제4범위를 취함으로서 4치 데이타를 기억하는 메모리 셀(CELL); 상기 메모리 셀에 접속된 비트선(BLR, BLL, BLO, BLMO, BLLO); 상기 비트선에 접속된 제1기억회로; 상기 비트선에 접속된 제2기억 회로; 및 상기 제1 및 제2기억 회로와 접속된 데이타선으로 구성되며, 데이타 판독시에는, 제1단계에서, 상기 임계치가 상기 제1 및 제2범위나 상기 제3 및 제4범위의 어느 쪽에 속하는지를 검출하고 그 검출 결과를 상기 제1기억 회로에 보유하며, 제2단계에서, 만일 상기 제1단계에서 상기 임계치가 상기 1 및 제2범위의 어느 쪽에 존재하는 것이 검출되어 있으면 다시 한번 이 임계치가 상기 제1범위나 상기 제2범위의 어느 쪽에 속하는 지를 검출하고 그 검출 결과를 상기 제2기억 회로에 보유하며, 만일 제1단계에서 상기 임게치가 상기 제3 및 제4범위의 어느 쪽에 존재하는 것이 검출되어 있으면 다시 한번 이 임계치가 상기 제3범위나 상기 제4범위의 어느 쪽에 속하는지를 검출하고 그 검출 결과를 상기 제2기억회로에 보유하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  7. 제6항에 있어서, 상기 제2단계에서 이어지는 제3단계에서 차례로 상기 제1 및 제2기억 회로에 보유된 데이타를 상기 데이타선을 통해 전송하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  8. 부유 게이트를 가지며 그 임계치가 제1 내지 제1범위를 취함으로써 4치 데이타를 기억하는 메모리 셀; 상기 메모리 셀에 접속된 비트선; 상기 비트선에 접속된 제1기억 회로; 상기 비트선에 접속된 제2기억 회로; 및 상기 제1 및 제2기억 회로와 접속된 데이타선으로 구성되며, 데이타 판독시에는, 제1단계에서, 만일 상기 제1기억 회로에 보유된 데이타가 제1레벨이면 상기 임계치를 상기 제1범위로 설정하고 만일 상기 제1기억 회로에 보유된 데이타가 제2레벨이면 상기 임계치를 상기 제3범위로 설정하며, 제2단계에서, 만일 상기 제1단계에서 상기 임계치가 상기 제1범위에 설정되어 있고 상기 제1기억 회로에 보유된 데이타가 제1레벨이면 상기 임계치를 상기 제1범위로 설정하고 상기 제1기억 회로에 보유된 데이타가 제2레벨이면 상기 임계치를 상기 제2범위로 설정하며, 만일 상기 제1단계에서 상기 임계치가 상기 제3범위에 설정되어 있고 상기 제1기억 회로에 보유된 데이타가 제1레벨이면 상기 임계치를 상기 제3범위로 설정하고 상기 제1기억 회로에 보유된 데이타가 제2레벨이면 상기 임계치를 상기 제4범위로 설정하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960016353A 1995-05-16 1996-05-16 불휘발성 반도체 기억장치 KR100256616B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-116676 1995-05-16
JP11667695A JP3153730B2 (ja) 1995-05-16 1995-05-16 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR960042759A true KR960042759A (ko) 1996-12-21
KR100256616B1 KR100256616B1 (ko) 2000-05-15

Family

ID=14693130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016353A KR100256616B1 (ko) 1995-05-16 1996-05-16 불휘발성 반도체 기억장치

Country Status (5)

Country Link
US (1) US5751634A (ko)
JP (1) JP3153730B2 (ko)
KR (1) KR100256616B1 (ko)
CN (1) CN1096081C (ko)
TW (1) TW299443B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502129B1 (ko) * 2001-04-18 2005-07-20 가부시끼가이샤 도시바 불휘발성 반도체 메모리
KR100512501B1 (ko) * 1999-09-28 2005-09-06 가부시끼가이샤 도시바 불휘발성 반도체 메모리

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320785B1 (en) * 1996-07-10 2001-11-20 Hitachi, Ltd. Nonvolatile semiconductor memory device and data writing method therefor
JP3401395B2 (ja) * 1996-12-25 2003-04-28 シャープ株式会社 不揮発性半導体メモリのデータ書き込み回路
DE69723226D1 (de) * 1997-04-03 2003-08-07 St Microelectronics Srl Speicheranordnung mit vermindertem Leistungsverlust
TW405154B (en) * 1997-06-06 2000-09-11 Nippon Steel Corp Semiconductor memory device, employ method and reading method of the same, and memory medium for storing the employ method and the reading method
US6260103B1 (en) * 1998-01-05 2001-07-10 Intel Corporation Read-while-write memory including fewer verify sense amplifiers than read sense amplifiers
US6088264A (en) * 1998-01-05 2000-07-11 Intel Corporation Flash memory partitioning for read-while-write operation
US6182189B1 (en) 1998-01-05 2001-01-30 Intel Corporation Method and apparatus for placing a memory in a read-while-write mode
EP1496519B1 (en) * 1998-01-21 2006-08-23 Sony Corporation Encoding method and memory apparatus
US6005799A (en) * 1998-08-06 1999-12-21 Silicon Aquarius Methods and circuits for single-memory dynamic cell multivalue data storage
KR100544175B1 (ko) * 1999-05-08 2006-01-23 삼성전자주식회사 링킹 타입 정보를 저장하는 기록 매체와 결함 영역 처리 방법
US6166951A (en) * 1999-08-06 2000-12-26 Advanced Micro Devices, Inc. Multi state sensing of NAND memory cells by applying reverse-bias voltage
US6188606B1 (en) 1999-08-06 2001-02-13 Advanced Micro Devices, Inc. Multi state sensing of NAND memory cells by varying source bias
US6141244A (en) * 1999-09-02 2000-10-31 Advanced Micro Devices, Inc. Multi level sensing of NAND memory cells by external bias current
US6532556B1 (en) 2000-01-27 2003-03-11 Multi Level Memory Technology Data management for multi-bit-per-cell memories
US6707713B1 (en) * 2000-03-01 2004-03-16 Advanced Micro Devices, Inc. Interlaced multi-level memory
US6662263B1 (en) 2000-03-03 2003-12-09 Multi Level Memory Technology Sectorless flash memory architecture
JP3983969B2 (ja) * 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
JP3942342B2 (ja) * 2000-06-30 2007-07-11 富士通株式会社 多値データを記録する不揮発性メモリ
US6466476B1 (en) 2001-01-18 2002-10-15 Multi Level Memory Technology Data coding for multi-bit-per-cell memories having variable numbers of bits per memory cell
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6441428B1 (en) * 2001-03-19 2002-08-27 Micron Technology, Inc. One-sided floating-gate memory cell
JP3977799B2 (ja) * 2003-12-09 2007-09-19 株式会社東芝 不揮発性半導体記憶装置
US6687154B2 (en) * 2002-02-25 2004-02-03 Aplus Flash Technology, Inc. Highly-integrated flash memory and mask ROM array architecture
CN100444285C (zh) * 2002-08-28 2008-12-17 旺宏电子股份有限公司 多重位闪存的参考电流产生电路
US6944063B2 (en) * 2003-01-28 2005-09-13 Sandisk Corporation Non-volatile semiconductor memory with large erase blocks storing cycle counts
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
US20050144363A1 (en) * 2003-12-30 2005-06-30 Sinclair Alan W. Data boundary management
US7383375B2 (en) * 2003-12-30 2008-06-03 Sandisk Corporation Data run programming
EP1758027B1 (en) * 2003-12-30 2010-07-14 SanDisk Corporation Non-volatile memory and method with control data management
US7433993B2 (en) * 2003-12-30 2008-10-07 San Disk Corportion Adaptive metablocks
KR100630535B1 (ko) * 2004-03-23 2006-09-29 에스티마이크로일렉트로닉스 엔.브이. 멀티 레벨 낸드 플래시 메모리 셀의 독출 방법 및 회로
KR100723772B1 (ko) * 2005-03-28 2007-05-30 주식회사 하이닉스반도체 개선된 프로그램 동작 성능을 가지는 플래쉬 메모리 소자의페이지 버퍼 및 그것의 프로그램 동작 제어 방법
KR100648285B1 (ko) 2005-06-24 2006-11-23 삼성전자주식회사 멀티 레벨 셀 플래시 메모리의 액세스 방법 및 장치
KR100624300B1 (ko) * 2005-06-29 2006-09-19 주식회사 하이닉스반도체 프로그램 시간을 감소시키는 플래시 메모리 장치의프로그램 동작 제어 방법
KR100769802B1 (ko) * 2005-07-18 2007-10-23 주식회사 하이닉스반도체 플래쉬 메모리 소자의 페이지 버퍼 및 이를 이용한프로그램 방법
KR100642892B1 (ko) 2005-07-19 2006-11-03 주식회사 하이닉스반도체 면적이 감소된 페이지 버퍼 회로와 그 독출 및 프로그램동작 방법
JP4846314B2 (ja) * 2005-09-22 2011-12-28 株式会社東芝 半導体記憶装置
US7509471B2 (en) * 2005-10-27 2009-03-24 Sandisk Corporation Methods for adaptively handling data writes in non-volatile memories
US7631162B2 (en) 2005-10-27 2009-12-08 Sandisck Corporation Non-volatile memory with adaptive handling of data writes
KR100666183B1 (ko) * 2006-02-01 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
ITRM20060074A1 (it) * 2006-02-15 2007-08-16 Micron Technology Inc Circuito per dati a latch singolo in un dispositivo di memoria volatile e delle a piu livelli
US7876613B2 (en) * 2006-05-18 2011-01-25 Samsung Electronics Co., Ltd. Multi-bit flash memory devices having a single latch structure and related programming methods, systems and memory cards
DE102007023533B4 (de) * 2006-05-18 2013-08-08 Samsung Electronics Co., Ltd. Nichtflüchtiges Multibit-Speicherelement, System und Verfahren zum Programmieren eines nichtflüchtigen Multibit-Speicherelements
KR100778082B1 (ko) * 2006-05-18 2007-11-21 삼성전자주식회사 단일의 래치 구조를 갖는 멀티-비트 플래시 메모리 장치,그것의 프로그램 방법, 그리고 그것을 포함하는 메모리카드
EP1870901A1 (en) * 2006-06-21 2007-12-26 STMicroelectronics S.r.l. Page buffer for multi-level nand flash memories
KR100919156B1 (ko) * 2006-08-24 2009-09-28 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 방법
KR100908518B1 (ko) * 2006-09-29 2009-07-20 주식회사 하이닉스반도체 멀티 레벨 셀의 프로그램 방법
KR100816155B1 (ko) * 2006-12-28 2008-03-21 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 멀티레벨 셀 프로그램 방법
KR100923821B1 (ko) * 2007-12-24 2009-10-27 주식회사 하이닉스반도체 불휘발성 메모리 장치의 페이지 버퍼 및 그 프로그램 방법
JP5193830B2 (ja) 2008-12-03 2013-05-08 株式会社東芝 不揮発性半導体メモリ
US8094500B2 (en) * 2009-01-05 2012-01-10 Sandisk Technologies Inc. Non-volatile memory and method with write cache partitioning
US8700840B2 (en) * 2009-01-05 2014-04-15 SanDisk Technologies, Inc. Nonvolatile memory with write cache having flush/eviction methods
US8244960B2 (en) * 2009-01-05 2012-08-14 Sandisk Technologies Inc. Non-volatile memory and method with write cache partition management methods
US20100174845A1 (en) * 2009-01-05 2010-07-08 Sergey Anatolievich Gorobets Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques
US8040744B2 (en) * 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
CN102612714B (zh) * 2009-11-13 2016-06-29 株式会社半导体能源研究所 半导体器件及其驱动方法
CN101819809B (zh) * 2010-04-13 2013-06-05 北京大学 一种数据自动读出生效的eeprom电路及其实现方法
WO2012124049A1 (ja) 2011-03-15 2012-09-20 株式会社ユーエム工業 高枝鋸
US8559251B2 (en) * 2012-01-20 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and method of writing datum to memory circuit
KR101431215B1 (ko) * 2012-12-04 2014-08-19 성균관대학교산학협력단 반도체 메모리 장치, 리프레쉬 방법 및 시스템
US10114562B2 (en) 2014-09-16 2018-10-30 Sandisk Technologies Llc Adaptive block allocation in nonvolatile memory
US9817593B1 (en) 2016-07-11 2017-11-14 Sandisk Technologies Llc Block management in non-volatile memory system with non-blocking control sync system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5088060A (en) * 1989-03-08 1992-02-11 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND memory cell structure
DE4205061C2 (de) * 1991-02-19 2000-04-06 Toshiba Kawasaki Kk Nichtflüchtige Halbleiter-Speicheranordnung
KR950003347B1 (ko) * 1991-09-24 1995-04-10 가부시키가이샤 도시바 불휘발성 반도체 기억장치
JP3311092B2 (ja) * 1993-07-23 2002-08-05 株式会社東芝 多値メモリ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512501B1 (ko) * 1999-09-28 2005-09-06 가부시끼가이샤 도시바 불휘발성 반도체 메모리
US7177196B2 (en) 1999-09-28 2007-02-13 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory having plural data storage portions for a bit line connected to memory cells
US7196932B2 (en) 1999-09-28 2007-03-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory having plural data storage portions for a bit line connected to memory cells
US7342825B2 (en) 1999-09-28 2008-03-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory having plural data storage portions for a bit line connected to memory cells
US7394695B2 (en) 1999-09-28 2008-07-01 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory having plural data storage portions for a bit line connected to memory cells
US7864592B2 (en) 1999-09-28 2011-01-04 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory having plural data storage portions for a bit line connected to memory cells
US7969784B2 (en) 1999-09-28 2011-06-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory having plural data storage portions for a bit line connected to memory cells
KR100502129B1 (ko) * 2001-04-18 2005-07-20 가부시끼가이샤 도시바 불휘발성 반도체 메모리

Also Published As

Publication number Publication date
JPH08315586A (ja) 1996-11-29
JP3153730B2 (ja) 2001-04-09
CN1096081C (zh) 2002-12-11
US5751634A (en) 1998-05-12
CN1141491A (zh) 1997-01-29
KR100256616B1 (ko) 2000-05-15
TW299443B (ko) 1997-03-01

Similar Documents

Publication Publication Date Title
KR960042759A (ko) 불휘발성 반도체 기억 장치
KR100205240B1 (ko) 단일 비트 및 다중 비트 셀들이 장착된 불휘발성 반도체 메모리 장치
US5262984A (en) Non-volatile memory device capable of storing multi-state data
KR100648286B1 (ko) 단일의 페이지 버퍼 구조로 멀티-비트 및 단일-비트프로그램 동작을 수행하는 플래시 메모리 장치
JP4504397B2 (ja) 半導体記憶装置
US10984864B2 (en) Methods and apparatus for pattern matching in a memory containing sets of memory elements
JP2001093288A5 (ko)
JP2003196988A5 (ko)
KR950015396A (ko) 반도체 불휘발성 기억장치
JP2008532199A (ja) 不揮発性メモリデバイスにおけるマルチレベルプログラミング
TW201530556A (zh) 具有雙功能的多層單元存取緩衝器
EP0840326A3 (en) Nonvolatile semiconductor memory device
KR960005354B1 (ko) 어드레스 천이 검출 회로를 구비한 비휘발성 반도체 메모리
KR880003328A (ko) 반도체 메모리장치
EP0908894A3 (en) Nonvolatile semiconductor storage device and writing method thereof
KR100333796B1 (ko) 다비트의 데이타를 기억하는 불휘발성 반도체 기억 장치
KR850007158A (ko) 반도체 메모리 장치
KR100590219B1 (ko) 프로그램 시간을 줄일 수 있는 불 휘발성 메모리 장치
US6741497B2 (en) Flash memory with RDRAM interface
KR970051327A (ko) 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리
US8750048B2 (en) Memory device and method for operating the same
KR100569564B1 (ko) 비트라인 프리차지전압 제어회로
JPH01138694A (ja) メモリ装置
US6882561B2 (en) Semiconductor memory device comprising memory having active restoration function
KR970017668A (ko) 반도체 불휘발성 기억장치 및 그것을 사용한 컴퓨터시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 16

EXPY Expiration of term