KR960036070A - 반도체 메모리장치 및 그 제조방법 - Google Patents
반도체 메모리장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR960036070A KR960036070A KR1019950007055A KR19950007055A KR960036070A KR 960036070 A KR960036070 A KR 960036070A KR 1019950007055 A KR1019950007055 A KR 1019950007055A KR 19950007055 A KR19950007055 A KR 19950007055A KR 960036070 A KR960036070 A KR 960036070A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- drain
- source
- forming
- bit line
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
제1콘택홀 및 제2콘택홀을 한개의 절연막에 동시에 형성하는 반도체 메모리장치 및 그 제조방법에 관해 개시한다. 본 발명의 메모리 장치는 반도체기판상에 형성된 게이트전극, 반도체기판상에 형성된 드레인 및 소오스, 상기 드레인 및 소오스상에 형성된 패드 폴리실리콘(제2실시예), 상기 드레인 및 소오스상에 (제1실시예) 각각 또는 상기 드레인 및 소오스상의 패드 폴리실리콘상에(제2실시예) 각각 제1콘택홀 및 제2콘택홀을 갖는 제1절연막, 상기 제1콘택홀 및 제2콘택홀에 각각 형성된 비트라인 및 도전층, 상기 비트라인상에 형성된 산화막, 상기 산화막 및 비트라인의 측벽을 감싸는 모양으로 형성된 스페이서, 상기 도전층전면과 둘레의 상기 제1절연막의 일부분상에 형성된 커패시터, 상기 반도체기판에 형성된 제2절연막, 주변회로 부위의 상기 제1, 제2절연막에 연속적으로 형성된 금속접촉홀, 상기 금속접촉홀을 매립하여 형성된 금속배선층으로 구성된다.
본 발명에 의하면, 제1절연막에 제1콘택홀 및 제2콘택홀을 동시에 형성하므로 공정단축과 공정단가의 감소를 가져온다. 또한 절연막의 적층두께의 감소로 금속접촉홀을 매립하는 금속(A1)내부의 보이드(void) 형성을 방지한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1콘택홀, 제2콘택홀, 커패시터 및 활성영역을 나타낸 편면도이다. 제3E도는 본 발명의 제1실시예에 의한 반도체 메모리장치 및 그 제조방법을 단계별로 나타낸 도면들이다.
Claims (6)
- 반도체기판에 형성된 필드산화막; 상기 필드산화막사이에 형성된 활성영역; 상기 활성영역상에 형성된 게이트전극; 상기 게이트전극에 인접하여 형성된 드레인 및 소오스; 상기 드레인 및 소오스상에 각각 제1 및 제2콘택홀을 갖는 제1절연막; 상기 제1콘택홀을 통해 상기 드레인과 접속하는 제1절연막상에 형성된 비트라인; 상기 비트라인상부에 형성된 절연캡층 및 상기 비트라인 측부에 형성된 절연스페이서; 상기 비트라인에 인접하여 제1절연막상에 형성된 제2콘택홀을 통해 소오스와 접속하는 커패시터를 구비하는 것을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 주변회로부위에서 상기 반도체기판에 형성된 제2절연막, 상기 제1 및 제2절연막에 형성된 금속접촉홀, 상기 금속접촉홀 및 상기 제2절연막상에 형성된 금속배선층을 더 구비하는 것을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 상기 활성영역은 대각선으로 형성된 것을 특징으로 하는 반도체 메모리장치.
- 제1항에 내지 제3항에 중 어느 한 항에 있어서, 상기 드레인 및 소오스상에 패드 폴리실리콘층을 더 구비하는 것을 특징으로 하는 반도체 메모리장치.
- 반도체기판상에 필드산화막을 형성하여 활성영역과 비활성영역을 구분하는 단계; 상기 활성영역에 게이트전극을 형성하는 단계; 상기 게이트전극에 인접한 반도체기판상에 드레인 및 소오스영역을 형성하는 단계; 상기 반도체기판 전면에 제1절연막을 형성하는 단계; 상기 제1절연막에서 상기 드레인영역에는제1콘택홀을 상기 소오스영역에는 제2콘택홀을, 동시에 형성하는 단계; 상기 제1콘택홀을 통해 상기 드레인영역과 접속하는 비트라인 및 상기 제2콘택홀내에는 상기 소오스영역과 접속하는 제1도전층을 상기제1절연막상에 형성하는 단계; 상기 비트라인 상부에는 절연캡층을 형성하고 상기 비트라인 측부에는 절연스페이서를 형성하는 단계; 상기 비트라인에 인접하여 상기 제1도전층과 접속하는 커패시터를 제1절연막상에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 제조방법.
- 제5항에 있어서, 상기 제1절연막 형성된 상기 드레인과 소오스에 패드도전층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007055A KR0165373B1 (ko) | 1995-03-30 | 1995-03-30 | 반도체 메모리장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007055A KR0165373B1 (ko) | 1995-03-30 | 1995-03-30 | 반도체 메모리장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960036070A true KR960036070A (ko) | 1996-10-28 |
| KR0165373B1 KR0165373B1 (ko) | 1998-12-15 |
Family
ID=19410925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950007055A KR0165373B1 (ko) | 1995-03-30 | 1995-03-30 | 반도체 메모리장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0165373B1 (ko) |
-
1995
- 1995-03-30 KR KR1019950007055A patent/KR0165373B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0165373B1 (ko) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950024359A (ko) | 반도체장치 | |
| KR970067775A (ko) | 반도체 장치 | |
| KR940027149A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| KR930009079A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR960006012A (ko) | 불휘발성 반도체 메모리 소자 및 그의 제조방법 | |
| KR960026113A (ko) | 스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법 | |
| KR940012615A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR980005441A (ko) | 반도체 소자의 제조 방법 | |
| KR890013800A (ko) | 반도체메모리의 제조방법 | |
| KR960043021A (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| KR960036070A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR950026000A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
| KR19990016224A (ko) | 플레이트 전극 하부에 더미 비트라인을 갖는 반도체 장치의제조방법 | |
| KR920008841A (ko) | 반도체 장치의 평탄화 방법 및 반도체 장치 | |
| KR950007163A (ko) | Mos 트랜지스터를 가지는 반도체장치 및 그 제조방법 | |
| KR19990015448A (ko) | 반도체 장치의 제조방법 | |
| KR960039356A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR960002827A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930014972A (ko) | 고집적 소자의 콘택제조방법 | |
| KR970024198A (ko) | 반도체장치의 콘택 형성방법 | |
| KR960002825A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR980005474A (ko) | 반도체 소자 제조방법 | |
| KR970052391A (ko) | 반도체 장치의 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |