KR960030400A - 내부 회로와 입출력 버퍼의 배치 및 배선을 하기 위한 반도체 집적 회로의 설계 방법 - Google Patents

내부 회로와 입출력 버퍼의 배치 및 배선을 하기 위한 반도체 집적 회로의 설계 방법 Download PDF

Info

Publication number
KR960030400A
KR960030400A KR1019960002356A KR19960002356A KR960030400A KR 960030400 A KR960030400 A KR 960030400A KR 1019960002356 A KR1019960002356 A KR 1019960002356A KR 19960002356 A KR19960002356 A KR 19960002356A KR 960030400 A KR960030400 A KR 960030400A
Authority
KR
South Korea
Prior art keywords
buffer
semiconductor integrated
integrated circuit
circuit
internal circuit
Prior art date
Application number
KR1019960002356A
Other languages
English (en)
Inventor
시게노부 나가사와
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960030400A publication Critical patent/KR960030400A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

설계 대상인 반도체 집적 회로의 내부 회로의 배치 및 배선을 하기 위한 단계와, 설계된 내부 회로의 전기적 특징을 시뮬레이션하고, 요구된 전기적 특성을 만족하는지의 여부를 검증하는 단계, 상기 내부 회로가 요구된 전기적 특성을 만족한 경우에, 상기 내부 회로의 외주에 상기 반도체 집적 회로의 종류에 따라 선택된 버퍼를 배치하고, 상기 내부 회로와 해당 버퍼와의 사이에 배선을 행하는 단계와, 상기 내부 회로와 버퍼로 구성된 반도체 집적 회로의 전기적 특성을 시뮬레이션하고, 요구된 전기적 특성을 만족하는지의 여부를 검증하는 단계를 구비하는 반도체 집적 회로의 설계 방법.

Description

내부 회로와 입출력 버퍼의 배치 및 배선을 하기 위한 반도체 집적 회로의 설계 방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일 실시예의 반도체 집적 회로의 설계 방법을 도시한 플로우챠트.

Claims (8)

  1. 반도체 집적 회로의 기능 정보 및 회로 접속 정보에 따라 내부 회로와 버퍼 배치 및 배선을 하기 위한 반도체 집적 회로의 설계 방법에 있어서, 설계 대상의 반도체 집적 회로의 내부 회로의 배치 및 배선을 행하는 단계, 설계된 내부 회로의 전기적 특성을 시뮬레이션하고, 요구된 전기적 특성을 만족하는지의 여부를 검증하는 단계, 상기 내부 회로가 요구된 전기적 특성을 만족한 경우에, 상기 내부 회로의 외주에 상기 반도체 집적 회로의 종류에 따라 선택된 버퍼를 배치하고, 상기 내부 회로와 해당 버퍼와의 사이의 배선을 행하는 단계, 상기 내부 회로와 버퍼로 구성되는 반도체 집적 회로의 전기적 특성을 시뮬레이션하고, 요구된 전기적 특성을 만족하는지의 여부을 검증하는 단계를 포함하는 것을 특징으로 하는 반도체 집적 회로 설계 방법.
  2. 제1항에 있어서, 상기 내부 회로에 대한 시뮬레이션의 결과, 상기 내부 회로가 요구된 전기적 특성을 만족하지 못하는 것을 검출한 경우에, 상기 내부 회로의 배치 및 배선을 다시 하여, 다시 시뮬레이션을 실행하고, 상기 반도체 집적 회로에 대한 시뮬레이션의 결과, 상기 반도체 집적 회로가 요구된 전기적 특성을 만족하지 못하는 것을 검출한 경우에, 상기 내부 회로의 외주에 배치된 버퍼를 다시 선택하여, 버퍼의 배치 및 상기 내부 회로와 해당 버퍼와의 사이에 배선을 행하여 다시 시뮬레이션을 실행하는 것을 특징으로 하는 반도체 집적 회로 설계 방법.
  3. 제1항에 있어서, 상기 내부 회로에 대한 시뮬레이션 및 검증을 행하는 단계는, 시뮬레이션 결과에 따라, 상기 내부 회로의 각 신호선의 지연 시간의 차가, 다음 단계에서의 버퍼의 선택에 의해 해소될 수 있는 범위 내인지의 여부를 판정하고, 상기 반도체 집적 회로에 대한 시뮬레이션 및 검증을 행하는 단계는, 시뮬레이션 결과에 따라, 각 버퍼가 대응하는 신호선의 목적에 상응한 지연 시간을 갖는지의 여부를 판정하는 것을 특징으로 하는 반도체 집적 회로 설계 방법.
  4. 제3항에 있어서, 상기 내부 회로에 대한 시뮬레이션의 결과, 상기 내부 회로의 각 신호선의 지연 시간의 차가 버퍼의 선택에 의해 해소될 수 없다고 판정된 경우에, 상기 내부 회로의 배치 및 배선을 다시 하여, 다시 시뮬레이션을 실행하고, 상기 반도체 집적회로에 대한 시뮬레이션의 결과, 상기 대응하는 신호선의 목적에 상응한 값이 아닌 지연 시간을 갖는 불량 버퍼를 검출한 경우에, 상기 내부 회로의 외수에 배치된 버퍼를 지연 특성이 다른 버퍼로 다시 선택하여, 버퍼의 배치 및 상기 내부 회로와 해당 버퍼와의 사이에 배선을 행하고, 다시 시뮬레이션을 실행하는 것을 특징으로 하는 반도체 집적 회로 설계 방법.
  5. 반도체 집적회로의 기능 정보 및 회로 접속 정보에 따라 내부 회로와 버퍼의 배치 및 배선을 하기 위한 반도체 집적 회로의 설계 시스템에 있어서, 설계 대상의 반도체 집적 회로의 내부 회로의 배치 및 배선을 행하는 내부 블럭 설계 수단, 상기 내부 회로가 요구된 전기 특성을 만족한 경우에, 상기 내부 회로의 외주에 상기 반도체 집적 회로의 종류에 따라 선택된 버퍼를 배치하고, 상기 내부 회로와 해당 버퍼와의 사이의 배선을 행하는 외부 블럭 설계 수단, 상기 내부 회로, 및 상기 내부 회로와 버퍼로 구성되는 반도체 집적 회로의 전지적 특성을 시뮬레션하는 시뮬레이션 실행 수단, 상기 설계된 내부 회로에 대한 시뮬레이션의 결과에 따라, 상기 내부 회로가 요구된 전기적 특성을 만족하는지를 검증하는 제1판정 수단, 상기 설계된 반도체 집적 회로에 대한 시뮬레이션의 결과에 따라, 상기 반도체 접적 회로가 요구된 전기적 특징을 만족하는지를 검증하는 제2판정 수단을 구비하는 것을 특징으로 하는 반도체 집적 회로 설계 시스템.
  6. 제5항에 있어서, 상기 외주 블럭 설계 수단은, 버퍼의 종류마다 다른 지연 특성을 갖는 복수의 버퍼를 매크로 블럭으로 하여 등록하고 있으며, 해당 등록된 버퍼를 선택 조합하여 상기 내부 회로의 외주에 배치한 것을 특징으로 하는 반도체 집적 회로 설계 시스템.
  7. 제5항에 있어서, 상기 제1판정 수단은, 시뮬레이션 결과에 따라 상기 내부 회로의 각 신호선의 지연 시간의 차가, 다음 단계에서의 버퍼의 선택에 의해 해소될 수 있는 범위 내에 있는지를 판정하고, 상기 제2판정 수단은, 시뮬레이션 결과에 따라 각 버퍼가 대응하는 신호선의 목적에 상응한 지연 시간을 갖는지의 여부를 판정하는 것을 특징으로 하는 반도체 집적 회로 설계 시스템.
  8. 제7항에 있어서, 상기 외주 블럭 설계 수단은, 버퍼의 종류마다 상이한 지연 특성을 갖는 복수의 버퍼를 매크로 블럭으로 하여 등록하고 있고, 해당 등록된 버퍼를 선택 조합하여 상기 내부 회로의 외주에 배치함과 동시에, 상기 제2판정 수단에 의해 상기 대응하는 신호선의 목적에 상응한 값이 아닌 지연 시간을 갖는 불량 버퍼가 검출된 경우에, 상기 등록된 버퍼 중 해당 불량 버퍼와는 지연 특성이 다른 버퍼를 선택하여 상기 내부 회로의 외주에 다시 배치하는 것을 특징으로 하는 반도체 집적 회로 설계 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002356A 1995-01-31 1996-01-31 내부 회로와 입출력 버퍼의 배치 및 배선을 하기 위한 반도체 집적 회로의 설계 방법 KR960030400A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7036238A JP3017038B2 (ja) 1995-01-31 1995-01-31 半導体集積回路の設計方式
JP95-036238 1995-01-31

Publications (1)

Publication Number Publication Date
KR960030400A true KR960030400A (ko) 1996-08-17

Family

ID=12464205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002356A KR960030400A (ko) 1995-01-31 1996-01-31 내부 회로와 입출력 버퍼의 배치 및 배선을 하기 위한 반도체 집적 회로의 설계 방법

Country Status (4)

Country Link
JP (1) JP3017038B2 (ko)
KR (1) KR960030400A (ko)
DE (1) DE19603327A1 (ko)
TW (1) TW290664B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335492B1 (ko) * 1999-10-26 2002-05-04 윤종용 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법
JP4197328B2 (ja) * 2005-08-05 2008-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション データを編集する画面の表示を制御するシステム、およびその方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287278A (ja) * 1988-09-26 1990-03-28 Hitachi Ltd 大規模集積回路の遅延時間導出方式
JP2630078B2 (ja) * 1991-01-28 1997-07-16 日本電気株式会社 半導体集積回路のレイアウト設計方法
JPH05121550A (ja) * 1991-10-25 1993-05-18 Kawasaki Steel Corp 半導体集積回路
JPH05135129A (ja) * 1991-11-12 1993-06-01 Nec Corp シミユレーシヨン装置
JPH05175334A (ja) * 1991-12-21 1993-07-13 Kawasaki Steel Corp 半導体集積回路及びそのレイアウト方法
JPH05299505A (ja) * 1992-04-21 1993-11-12 Mitsubishi Electric Corp モジュール自動生成装置および半導体集積回路
JPH06140507A (ja) * 1992-10-23 1994-05-20 Fujitsu Ltd チップサイズ評価方法

Also Published As

Publication number Publication date
TW290664B (ko) 1996-11-11
DE19603327A1 (de) 1996-08-08
JP3017038B2 (ja) 2000-03-06
JPH08213467A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
US5642057A (en) Testable embedded microprocessor and method of testing same
KR910007135A (ko) 매립 디지탈 신호 처리기를 갖고 있는 집적회로 및 그 구성방법
KR970059947A (ko) 외부 장치를 억세스하기 위한 데이터 처리 시스템 및 그 방법
US6944809B2 (en) Methods of resource optimization in programmable logic devices to reduce test time
US20040230934A1 (en) System and method for emulating systems with multiple field programmable gate arrays
KR960030400A (ko) 내부 회로와 입출력 버퍼의 배치 및 배선을 하기 위한 반도체 집적 회로의 설계 방법
JP2863684B2 (ja) 半導体集積回路のディレイ最適化システム、および、ディレイ最適化方法
JP2000277617A (ja) Ａｓｉｃ設計方法およびａｓｉｃ設計装置
US7360129B2 (en) Simultaneous switch test mode
JPH10228491A (ja) 論理検証装置
KR20010036160A (ko) 집적 회로 장치의 래이아웃 검증 방법
JPH06125265A (ja) 出力回路
JP3063676B2 (ja) 半導体装置の回路検証方法
US6275970B1 (en) Evaluation of the design quality of network nodes
JP3102408B2 (ja) 信号遅延低減方法及び装置
JP2888708B2 (ja) 論理回路の設計方法
JP3644413B2 (ja) 素子及び配線の配置決定方法
JP2000187063A (ja) 半導体集積回路
JPH0926986A (ja) テストパタン生成方法及び遅延検証方法
JP3033288B2 (ja) 回路解析方式
JPH09245065A (ja) 負荷容量検証装置
JPH11353873A (ja) 入出力タイミング制御集積回路
JPH098634A (ja) 集積回路の出力電気レベル可変装置
JPH1197541A (ja) 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体
JP2002083007A (ja) イベントドリブンシミュレータの論理検証装置及びその論理検証方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990306

Effective date: 19990830