DE19603327A1 - Entwurfsverfahren für integrierte Halbleiterschaltungen - Google Patents
Entwurfsverfahren für integrierte HalbleiterschaltungenInfo
- Publication number
- DE19603327A1 DE19603327A1 DE19603327A DE19603327A DE19603327A1 DE 19603327 A1 DE19603327 A1 DE 19603327A1 DE 19603327 A DE19603327 A DE 19603327A DE 19603327 A DE19603327 A DE 19603327A DE 19603327 A1 DE19603327 A1 DE 19603327A1
- Authority
- DE
- Germany
- Prior art keywords
- buffer
- internal circuit
- circuit
- simulation
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Entwerfen einer
integrierten Halbleiterschaltung mittels eines CAD-Systems
oder dergleichen, und insbesondere ein Verfahren zum Ent
werfen einer integrierten Halbleiterschaltung, das sich
durch einen Prozeß zum Anordnen und Verdrahten von internen
Schaltungen und einem Eingangs-Ausgangs-Puffer (Zwischen
speicher etc.) auszeichnet, basierend auf Funktionsinforma
tion und Schaltungsverbindungsinformation für die inte
grierte Halbleiterschaltung.
Mit Bezug auf das Ablaufdiagramm der Fig. 3 folgt eine Be
schreibung eines Prozesses zum Anordnen und Verdrahten ei
ner internen Schaltung und eines Eingangs-Ausgangs-Puffers
in einem bekannten Entwurfsprozeß.
Bei diesem bekannten Entwurfsprozeß für eine integrierte
Halbleiterschaltung wird ein CAD-System oder dergleichen
zum Anordnen und Verdrahten der internen Schaltung der in
tegrierten Halbleiterschaltung verwendet (Schritt 301). Die
interne Schaltung wird ordnungsgemäß angeordnet, um einen
Block in einem gegenseitig verdrahteten Zustand zu bilden.
Dieser Block wird als "interner Block" bezeichnet. Ein Be
reich in der äußeren Peripherie des internen Blocks, in dem
ein Eingangs-Ausgangs-Puffer angeordnet ist, wird als "Pe
ripherieblock" bezeichnet. Ein vor diesem Prozeß ablaufen
der Prozeß liefert Informationen hinsichtlich der erforder
lichen elektrischen Eigenschaften und Informationen hin
sichtlich der Schaltungsverbindungen.
Nach Beendigung des Anordnens und des Verdrahtens des in
ternen Blocks wird der Eingangs-Ausgangs-Puffer im Periphe
rieblock angeordnet, und die Anschlüsse des internen Blocks
werden mit den entsprechenden Anschlüssen des Eingangs-Aus
gangs-Puffers auf dem Peripherieblock verbunden (Schritt
302).
Die Art (Eingangspuffer, Ausgangspuffer und bidirektionaler
Puffer) des Eingangs-Ausgangs-Puffers, der auf dem Periphe
rieblock angeordnet ist, und seine Position werden häufig
entsprechend den für die integrierte Halbleiterschaltung
erforderlichen Spezifikationen bestimmt. In diesem Fall muß
der Schritt 302 nicht einen Eingangs-Ausgangs-Puffer auf
dem externen Peripherieblock anordnen und der interne Block
und der Peripherieblock werden lediglich verdrahtet.
Nach Beendigung der Plazierung und der Verdrahtung der in
tegrierten Halbleiterschaltung als Ganzes wird die fertig
gestellte integrierte Halbleiterschaltung simuliert, um
festzustellen, ob sie mit den erforderlichen elektrischen
Charakteristika übereinstimmt (Schritt 303). Die Simulation
wird hauptsächlich zum Überprüfen der Wechselstromcharakte
ristika (AC characteristic) durchgeführt, und basierend auf
den simulierten Resultaten wird festgestellt, ob eine Lese
verstärkerzeit, eine Haltezeit, eine Verzögerungszeit und
dergleichen mit den erforderlichen Werten übereinstimmen.
Falls die integrierte Halbleiterschaltung nicht die erfor
derlichen elektrischen Charakteristika erfüllt, werden die
zu korrigierenden Komponenten entsprechend den Simulations
ergebnissen ermittelt (Schritte 304, 305, 306), die
Schritte 301 oder 302 werden entsprechend den durchzufüh
renden Korrekturen wiederholt, und der interne Block und
der Peripherieblock werden neu angeordnet und neu verdrah
tet. Anschließend wird die integrierte Halbleiterschaltung
erneut simuliert, um ihre Wechselstromeigenschaften und an
dere zu überprüfen.
Dieser Prozeß wird wiederholt, bis die entworfene inte
grierte Halbleiterschaltung die erforderlichen elektrischen
Charakteristika erfüllt.
In diesem bekannten Prozeß zum Entwurf einer integrierten
Halbleiterschaltung werden die erforderlichen elektrischen
Eigenschaften nicht immer beim ersten Anordnen und Verdrah
ten erfüllt, so daß es zur Erfüllung der erforderlichen
elektrischen Eigenschaften häufig nötig ist, die interne
Schaltung wiederholt neu anzuordnen und neu zu verdrahten
und den Eingangs-Ausgangs-Puffer im Peripherieblock erneut
anzuordnen und erneut zu verdrahten. In diesem Fall ist es
möglich, aus den Simulationsergebnissen zu ersehen, daß die
entworfene integrierte Halbleiterschaltung nicht mit den
erforderlichen elektrischen Eigenschaften übereinstimmt, es
ist jedoch schwierig, den Grund dieser Nichtübereinstimmung
festzustellen. Es ist somit schwer, vollständig festzustel
len, welcher Teil der integrierten Halbleiterschaltung zu
korrigieren ist und welches Verfahren zur Korrektur verwen
det werden soll und "Versuch und Irrtum" werden wiederholt,
was zu einem Nachteil führt, daß es eine lange Zeitspanne
benötigt, eine integrierte Halbleiterschaltung zu entwickeln.
In den letzten Jahren werden die Entwicklungszeiten
länger als vorher, da die für die integrierte Halbleiter
schaltung erforderlichen elektrischen Eigenschaften sehr
streng sind.
Bei der Verifikation durch Simulation ergibt sich insbeson
dere der Nachteil, daß ein Signal nicht ordnungsgemäß zwi
schen zwei integrierten Schaltungen abgegeben oder empfan
gen werden kann, da die Differenz (Skew) der Verzögerungs
zeit zwischen den Eingangs-Ausgangs-Puffern nicht gleich
förmig ist.
Zur Lösung dieses Problems beschreibt die ungeprüfte japa
nische Patentveröffentlichung (Kokai) Nr. Heisei 1-220522
mit dem Titel "Master Slice Semiconductor Integrated Cir
cuit" eine Verzögerungsschaltung, wobei zumindest eines aus
einer Anzahl von Verzögerungsmakros mit jeweils einem un
terschiedlichen Verzögerungsbetrag, das zwischen dem Aus
gangsanschluß der internen Schaltung und dem Eingangsan
schluß des Ausgangspuffers angeordnet ist, ausgewählt wird
und auf der integrierten Halbleiterschaltung angeordnet
wird, wobei ein vorgegebener Verzögerungsbetrag dem Aus
gangssignal der internen Schaltung zur Eingabe an die Aus
gangspufferschaltung beigegeben wird, wodurch die Verzöge
rungszeit jedes Puffers eingestellt wird.
Die japanische ungeprüfte Patentveröffentlichung (Kokai)
Nr. Heisei 4-134922 mit dem Titel "Integrated Semiconductor
Circuit" dient dem Ziel, eine integrierte Halbleiterschal
tung zu schaffen, die es in einfacher Weise verhindern
kann, daß eine Verzögerungszeit unter eine vorgegebene Mi
nimalverzögerungszeit absinkt, ohne externe Elemente zu er
fordern, und es wird beschrieben, daß die Verzögerungszeit
einer Verzögerungszeit-Verletzungssignalleitung durch eine
Verzögerungszeit-Einstellzelle eingestellt wird, die eine
Anzahl von Puffertoren speichert, die in Reihe in einer un
terschiedlichen Anzahl von Stufen verbunden sind. Die Ver
zögerungszeit-Einstellzelle wird vorher in mehrfachen Zah
len in der integrierten Halbleiterschaltung gemäß einem
vorgegebenen Muster angeordnet.
Obwohl die oben genannten bekannten Techniken die Einstel
lung der Verzögerungszeit zwischen den jeweiligen Puffern
erleichtern, haben sie den Nachteil, daß die Puffer eine
vergrößerte Fläche aufweisen, da die Verzögerungsschaltung
und die Verzögerungszeit-Einstellzelle erforderlich sind,
um den Verzögerungsbetrag wie gewünscht für jeden Puffer
einzustellen.
Sie haben ferner einen Nachteil dahingehend, daß die inte
grierte Halbleiterschaltung eine unnötig vergrößerte Fläche
aufweist, da die Verzögerungseinstellschaltung, wie sie
ist, für einen Puffer angebracht wird, der keine Einstel
lung der Verzögerung benötigt.
Selbst wenn eine gemeinsame Verzögerungseinstellschaltung
für eine Anzahl von Puffern vorgesehen ist, ohne eine
Schaltung zum Einstellen eines Verzögerungsbetrages für je
den Puffer vorzusehen, muß diese gemeinsame Verzögerungs
einstellschaltung eine redundante Schaltung sein, um alle
Möglichkeiten bewältigen zu können, so daß die Ausbildung
zusätzlicher unbenötigter Schaltungen nicht vermieden wer
den kann. Aufgrund dessen ist es unausweichlich, daß die in
tegrierte Halbleiterschaltung eine unnötig vergrößerte Flä
che aufweist.
Es ist eine Aufgabe der Erfindung, die Probleme dieser be
kannten Techniken zu lösen und ein Verfahren zum Entwurf
einer integrierten Halbleiterschaltung zu schaffen, das die
Entwicklungszeit für das Plazieren und Verdrahten der inte
grierten Halbleiterschaltung verkürzen kann und weiterhin
verhindern kann, daß die integrierte Halbleiterschaltung
eine vergrößerte Fläche aufweist.
Gemäß einem Aspekt der Erfindung wird ein Prozeß zum Ent
wurf einer integrierten Halbleiterschaltung geschaffen, zum
Anordnen und Verdrahten einer internen Schaltung und eines
Puffers, basierend auf Funktionsinformationen und Informa
tionen hinsichtlich der Schaltungsverbindungen, wobei das
Verfahren die Schritte aufweist:
Plazieren und Verdrahten der internen Schaltung der zu entwerfenden integrierten Halbleiterschaltung,
Simulieren der elektrischen Eigenschaften der entwor fenen internen Schaltung, um festzustellen, ob die erfor derlichen elektrischen Eigenschaften erfüllt werden,
Plazieren eines Puffers in der äußeren Peripherie der internen Schaltung entsprechend der Bauart der integrierten Halbleiterschaltung und zum Verdrahten der internen Schal tung und des Puffers, wenn die interne Schaltung die erfor derlichen elektrischen Eigenschaften erfüllt, und
Simulieren der elektrischen Eigenschaften der inte grierten Halbleiterschaltung, die aus der internen Schal tung und dem Puffer besteht, um festzustellen, ob die er forderlichen elektrischen Eigenschaften erfüllt sind.
Plazieren und Verdrahten der internen Schaltung der zu entwerfenden integrierten Halbleiterschaltung,
Simulieren der elektrischen Eigenschaften der entwor fenen internen Schaltung, um festzustellen, ob die erfor derlichen elektrischen Eigenschaften erfüllt werden,
Plazieren eines Puffers in der äußeren Peripherie der internen Schaltung entsprechend der Bauart der integrierten Halbleiterschaltung und zum Verdrahten der internen Schal tung und des Puffers, wenn die interne Schaltung die erfor derlichen elektrischen Eigenschaften erfüllt, und
Simulieren der elektrischen Eigenschaften der inte grierten Halbleiterschaltung, die aus der internen Schal tung und dem Puffer besteht, um festzustellen, ob die er forderlichen elektrischen Eigenschaften erfüllt sind.
Wenn bei der Simulation der internen Schaltung herausgefun
den wird, daß die interne Schaltung nicht die erforderli
chen elektrischen Eigenschaften erfüllt, wird in einem be
vorzugten Aufbau die interne Schaltung neu plaziert und neu
verdrahtet, und die Simulation wird erneut ausgeführt, und
wenn bei der Simulation der integriert Halbleiterschaltung
herausgefunden wird, daß die integrierte Halbleiterschal
tung die erforderlichen elektrischen Eigenschaften nicht
erfüllt, wird ein in der Peripherie der internen Schaltung
anzuordnender Puffer erneut ausgewählt, der Puffer wird
plaziert, die interne Schaltung und der Puffer werden ver
drahtet und die Simulation wird erneut ausgeführt.
In der bevorzugten Ausführungsform bestimmt der Schritt zum
Simulieren und zum Bestätigen der internen Schaltung, ba
sierend auf den Simulationsergebnissen, ob eine Differenz
der Verzögerungszeit zwischen den jeweiligen Signalleitun
gen der internen Schaltung innerhalb eines Bereichs ist,
der durch den nächsten Schritt zur Auswahl des Puffers ge
löst werden kann, und der Schritt zum Simulieren und Veri
fizieren der integrierten Halbleiterschaltung bestimmt, ba
sierend auf den Simulationsergebnissen, ob jeder Puffer
eine Verzögerungszeit gemäß dem Zweck der entsprechenden
Signalleitung aufweist. Wenn in diesem Fall die Simulation
der internen Schaltung ergibt, daß die Differenz der Verzö
gerungszeit zwischen den jeweiligen Signalleitungen der in
ternen Schaltung nicht durch Auswahl des Puffers gelöst
werden kann, wird die interne Schaltung neu angeordnet und
erneut verdrahtet, und die Simulation wird wiederholt, und
wenn die Simulation der integrierten Halbleiterschaltung
einen defekten Puffer ergibt, dessen Verzögerungszeit nicht
mit dem gewünschten Wert der entsprechenden Signalleitung
übereinstimmt, wird ein Puffer mit anderen Verzögerungscha
rakteristika als Puffer, der in der Peripherie der internen
Schaltung anzuordnen ist, ausgewählt, der Puffer wird pla
ziert, die interne Schaltung und der Puffer werden verdrah
tet, und die Simulation wird erneut durchgeführt.
Gemäß einem zweiten Aspekt der Erfindung umfaßt ein Ent
wurfssystem für eine integrierte Halbleiterschaltung zum
Plazieren und Verdrahten einer internen Schaltung und eines
Puffers, basierend auf Funktionsinformationen und Informa
tionen hinsichtlich der Schaltungsverbindung auf der inte
grierten Halbleiterschaltung:
Internblock-Entwurfsmittel zum Plazieren und Verdrah ten der internen Schaltung der zu entwerfenden integrierten Halbleiterschaltung,
Peripherieblock-Entwurfsmittel zum Plazieren eines Puffers in der Peripherie der internen Schaltung, der gemäß der Bauart der integrierten Halbleiterschaltung ausgewählt ist, und zum Verdrahten der internen Schaltung mit dem Puf fer, wenn die interne Schaltung erforderliche elektrische Charakteristik erfüllt,
Simulationsmittel zum Simulieren der elektrischen Ei genschaften der internen Schaltung und der integrierten Halbleiterschaltung, die aus der internen Schaltung und dem Puffer besteht,
erste Entscheidungsmittel zur Überprüfung, ob die in terne Schaltung die erforderlichen elektrischen Eigenschaf ten erfüllt, basierend auf den Simulationsergebnissen der entworfenen internen Schaltung, und
zweite Entscheidungsmittel zum Überprüfen, ob die in tegrierte Halbleiterschaltung mit den erforderlichen elek trischen Charakteristika übereinstimmt, basierend auf den Simulationsergebnissen der entworfenen integrierten Halb leiterschaltung.
Internblock-Entwurfsmittel zum Plazieren und Verdrah ten der internen Schaltung der zu entwerfenden integrierten Halbleiterschaltung,
Peripherieblock-Entwurfsmittel zum Plazieren eines Puffers in der Peripherie der internen Schaltung, der gemäß der Bauart der integrierten Halbleiterschaltung ausgewählt ist, und zum Verdrahten der internen Schaltung mit dem Puf fer, wenn die interne Schaltung erforderliche elektrische Charakteristik erfüllt,
Simulationsmittel zum Simulieren der elektrischen Ei genschaften der internen Schaltung und der integrierten Halbleiterschaltung, die aus der internen Schaltung und dem Puffer besteht,
erste Entscheidungsmittel zur Überprüfung, ob die in terne Schaltung die erforderlichen elektrischen Eigenschaf ten erfüllt, basierend auf den Simulationsergebnissen der entworfenen internen Schaltung, und
zweite Entscheidungsmittel zum Überprüfen, ob die in tegrierte Halbleiterschaltung mit den erforderlichen elek trischen Charakteristika übereinstimmt, basierend auf den Simulationsergebnissen der entworfenen integrierten Halb leiterschaltung.
In einem bevorzugten Aufbau umfassen die Peripherieblock-
Entwurfsmittel eine Anzahl von Puffern mit jeweils unter
schiedlichen Verzögerungscharakteristika, die als Ma
kroblöcke registriert sind, wobei die registrierten Puffer
kombiniert ausgewählt werden und in der Peripherie der in
ternen Schaltung angeordnet werden.
In diesem Fall bestimmen die ersten Entscheidungsmittel,
basierend auf den Simulationsergebnissen, ob eine Differenz
in der Verzögerungszeit zwischen den jeweiligen Signallei
tungen und der internen Schaltung innerhalb eines Bereichs
liegt, der durch den nächsten Schritt der Pufferauswahl ge
löst werden kann, und die zweiten Entscheidungsmittel be
stimmen, basierend auf den Simulationsergebnissen, ob jeder
Puffer eine Verzögerungszeit gemäß dem Zweck der entspre
chenden Signalleitung aufweist.
Des weiteren haben die Peripherieblock-Entwurfsmittel eine
Anzahl von Puffern mit jeweils unterschiedlichen Verzöge
rungscharakteristika, die als Makroblöcke registriert sind,
und die registrierten Puffer werden kombiniert ausgewählt
und in der Peripherie der internen Schaltung plaziert, und
wenn ein fehlerhafter Puffer, dessen Verzögerungszeit nicht
mit dem gewünschten Wert der entsprechenden Signalleitung
übereinstimmt, durch die zweiten Entscheidungsmittel erfaßt
wird, wird aus den registrierten Puffern ein Puffer ausge
wählt, der eine von dem fehlerhaften Puffer unterschiedli
che Verzögerungscharakteristika aufweist und anstatt des
fehlerhaften Puffers in der Peripherie der internen Schal
tung plaziert.
Andere Aufgaben, Merkmale und Wirkungen der Erfindung wer
den aus der folgenden detaillierten Beschreibung der Erfin
dung deutlich.
Eine Ausführungsform der Erfindung, die nicht als beschrän
kend anzusehen ist, wird anhand der beigefügten Zeichnungen
erläutert. Es zeigt:
Fig. 1 ein Flußdiagramm des Entwurfsprozesses für eine in
tegrierte Halbleiterschaltung gemäß einem ersten Ausfüh
rungsbeispiel der Erfindung,
Fig. 2 ein Funktionsblockdiagramm zur Erläuterung eines
Strukturbeispiels eines CAD-Systems, das durch ein Anwen
dungsprogramm gesteuert wird und den Entwurfsprozeß für die
integrierte Halbleiterschaltung gemäß dem Ausführungsbei
spiel der Fig. 1 durchführt, und
Fig. 3 ein Flußdiagramm des bekannten Entwurfsprozesses für
eine integrierte Halbleiterschaltung.
Fig. 1 ist ein Flußdiagramm des Entwurfsprozesses für eine
integrierte Halbleiterschaltung gemäß dem ersten Ausfüh
rungsbeispiel der Erfindung. Der Entwurfsprozeß dieses Aus
führungsbeispiels wird hauptsächlich in Form eines Anwen
dungsprogramms durchgeführt, der ein Computersystem steu
ert. Fig. 2 ist ein Funktionsblockdiagramm eines Struk
turbeispiels eines CAD-Systems, das durch ein Anwendungs
programm gesteuert wird und das Entwurfsprogramm dieses
Ausführungsbeispiels durchführt. Die Beschreibung erfolgt
anhand der Umsetzung dieses Ausführungsbeispiels durch das
CAD-System, das in Fig. 2 dargestellt ist.
Wie in Fig. 2 dargestellt ist, umfaßt das CAD-System zur
Umsetzung dieses Ausführungsbeispiels einen Internblock-
Entwurfsabschnitt 10 zum Entwerfen eines internen Blocks,
einen Peripherieblock-Entwurfsabschnitt 20 zum Entwurf ei
nes äußeren Peripherieblocks, einen Simulationsabschnitt 30
zum Simulieren und zur Überprüfung der elektrischen Eigen
schaften und einen ersten und einen zweiten Entscheidungs
abschnitt 40, 50 zur Beurteilung der Simulationsergebnisse.
Diese Abschnitte werden durch eine programmgesteuerte CPU
und durch Speicher wie ein RAM aufgebaut. Fig. 2 zeigt le
diglich die wesentlichen Bestandteile zur Durchführung die
ses Ausführungsbeispiels, und andere sind weggelassen. Es
soll so verstanden werden, daß das System in der Praxis
eine Eingabevorrichtung zum Eingeben verschiedener Daten
und Befehle aufweist, eine Anzeigevorrichtung zum Anzeigen
des Schaltungsdiagramms einer entworfenen integrierten
Halbleiterschaltung und der Simulationsergebnisse, eine
Speichervorrichtung zum Speichern von Datenfiles der ent
worfenen integrierten Halbleiterschaltung und verschiedener
Arten von Schnittstellen.
Der Internblock-Entwurfsabschnitt 10 plaziert und verdrah
tet die interne Schaltung gemäß Funktionsinformationen und
Informationen hinsichtlich der Schaltungsverbindung, die
vorher für eine zu entwerfende integrierte Halbleiterschal
tung geliefert werden. Das Plazieren und das Verdrahten der
internen Schaltung werden beispielsweise durch einen Opera
tor durchgeführt, der mit Bezug auf den Anzeigeschirm des
CAD-Systems vorgegebene Befehle über Eingabevorrichtungen
wie eine Tastatur oder eine Maus eingibt.
Der Peripherie-Entwurfsabschnitt 20 plaziert einen Puffer
auf dem Peripherieblock und verdrahtet die Anschlüsse der
internen Schaltung und ihre entsprechenden korrespondieren
den Pufferanschlüsse, basierend auf den Funktionsinforma
tionen und den Informationen hinsichtlich der Schaltungs
verbindung, die vorher über die zu entwerfende integrierte
Halbleiterschaltung geliefert wurden, und der durch die Si
mulation im Simulationsabschnitt 30 am internen Block er
haltenen Ergebnisse, der durch den Internblock-Entwurfsab
schnitt 10 entworfen wurde. Die Plazierung des Puffers und
die Verdrahtung mit der internen Schaltung werden bei
spielsweise durch den Operator durchgeführt, der mit Bezug
auf den Anzeigeschirm des CAD-Systems vorgegebene Befehle
über die Eingabevorrichtungen wie eine Tastatur oder eine
Maus eingibt.
Im Peripherie-Entwurfsabschnitt 20 sind Puffer mit ver
schiedenen unterschiedlichen Verzögerungscharakteristika
als zugewiesene Makroblocks für jeden Puffertyp, wie Ein
gangspuffer, Ausgangspuffer und bidirektionaler Puffer re
gistriert. Auf diese Weise kann die Pufferauswahl effizient
beim Entwerfen des Außenperipherieblocks durchgeführt wer
den. Des weiteren können Puffer, wie gewünscht, zusätzlich
registriert oder gelöscht werden.
Der Simulationsabschnitt 30 führt die erste Simulation
durch, wenn die interne Schaltung durch den Internblock-
Entwurfsabschnitt 10 plaziert und verdrahtet ist. Die
zweite Simulation wird durchgeführt, wenn durch den Peri
pherieblock-Entwurfsabschnitt 20 die Plazierung des Puffers
und die Verdrahtung der internen Schaltung mit dem Puffer
durchgeführt sind. Die erste Simulation und die zweiten Si
mulation werden in derselben Weise durchgeführt, um haupt
sächlich die Wechselstromeigenschaften zu prüfen, wodurch
die Simulationsergebnisse hinsichtlich der Leseverstärker,
der Halte- und der Verzögerungszeit ermittelt werden.
Der erste Entscheidungsabschnitt 40 überprüft die Simulati
onsergebnisse, die vom Simulationsabschnitt 30 am internen
Block durchgeführt wurden, der durch den Internblock-Ent
wurfsabschnitt 10 entworfen wurde. Der interne Block soll
die Verzögerungszeit jeder Signalleitung so klein wie mög
lich und gleichförmig gestalten. Anhand der Simulationser
gebnisse wird überprüft, ob der Unterschied (Skew) der Ver
zögerungszeit zwischen den jeweiligen Signalleitungen auf
einen Pegel heruntergebracht wurde, der durch Auswahl des
im Peripherieblock anzuordnenden Puffers gelöst werden
kann. Um anhand der Simulationsergebnisse eine Entscheidung
zu treffen, bezieht sich beispielsweise der Operator auf
die Simulationsergebnisse, die in der Anzeige des CAD-Sy
stems angezeigt werden. Des weiteren gibt der Operator vor
gegebene Befehle durch Eingabevorrichtungen wie eine Tasta
tur oder eine Maus ein, um das Entscheidungsergebnis ein
zugeben.
Der zweite Entscheidungsabschnitt 50 verifiziert die Simu
lationsergebnisse des Simulationsabschnitts 30 an der inte
grierten Halbleiterschaltung, deren interner Block und Pe
ripherieblock durch den Peripherieblock-Entwurfsabschnitt
20 verdrahtet wurde. Anders als bei der Verifizierung durch
den ersten Entscheidungsabschnitt 40 ist es manchmal erfor
derlich, eine spezifizierte Verzögerungszeit durch eine
spezifizierte Signalleitung abhängig von der Bauart der in
tegrierten Halbleiterschaltung sicherzustellen. Angesichts
dessen wird entschieden, ob jede Signalleitung eine vorge
gebene Verzögerungszeit gemäß dem Zweck der anwendbaren Si
gnalleitung aufweist (einschließlich des Falls, daß die
Verzögerungszeit "0" ist, d. h. überhaupt keine Verzögerung
vorliegt). Zur Beurteilung der Simulationsergebnisse be
zieht sich der Operator beispielsweise auf die Simulations
ergebnisse, die auf der Anzeige des CAD-Systems angegeben
werden. Des weiteren gibt der Operator vorgegebene Befehle
durch die Eingabevorrichtungen wie die Tastatur oder die
Maus ein, um das Entscheidungsergebnis einzugeben.
Der Ablauf des Entwurfsprozesses für die integrierte Halb
leiterschaltung gemäß diesem Ausführungsbeispiel wird mit
Bezug auf das Ablaufdiagramm der Fig. 1 erläutert.
Zunächst werden in einem vorhergehenden Prozeß die Informa
tionen hinsichtlich der Schaltungsverbindungen und die
Funktionsinformationen der integrierten Halbleiterschal
tung, die zu entwerfen ist, erhalten, und die Plazierung
und die Verdrahtung der internen Schaltung werden entspre
chend der erhaltenen Information durchgeführt (Schritt
101). Anschließend wird die erste Simulation durchgeführt
(Schritt 102), und basierend auf den Simulationsergebnissen
wird entschieden, ob die integrierte Halbleiterschaltung
einen Defekt hinsichtlich der elektrischen Eigenschaften
aufweist oder ob die Differenzen der Verzögerungszeiten je
der Signalleitung innerhalb eines vorgegebenen Bereichs
liegen (Schritt 103) . Falls die Differenzen der Verzöge
rungszeit jeder Signalleitung, die durch Simulieren erhal
ten wurden, nicht durch die Auswahl eines Puffers beseitigt
werden können, geht der Ablauf zum Schritt 101 zurück, um
die interne Schaltung neu anzuordnen und neu zu verdrahten.
Falls die Differenzen der Verzögerungszeit jeder Signallei
tung, die durch die Simulierung erhalten werden, auf einem
Pegel sind, der durch Auswahl eines Puffers ausgeglichen
werden kann, wird ein optimaler Puffer für jede Signallei
tung ausgewählt, basierend auf den Ergebnissen der Verzöge
rungssimulation, ohne Neuanordnung oder Neuverdrahtung der
internen Schaltung (Schritt 104). Insbesondere werden zur
Korrektur der Verzögerungszeit zwischen den entsprechenden
Signalleitungen die vorher vorgesehenen Puffer kombiniert
ausgewählt, um eine optimale Verzögerungszeit für jede Si
gnalleitung zu schaffen. Entsprechend dem Zweck der Signal
leitungen wird die oben beschriebene Korrektur der Verzöge
rungszeit durchgeführt, um die Differenz der Verzögerungs
zeit zwischen den Signalleitungen auszugleichen oder eine
vorgegebene Differenz der Verzögerungszeit sicherzustellen.
Nach der Auswahl von Puffern werden die Puffer in dem Peri
pherieblock angeordnet, und die interne Schaltung wird mit
den entsprechenden Puffern, die auf dem Peripherieblock an
geordnet sind, verdrahtet (Schritt 105). Anschließend wird
die zweite Simulation durchgeführt (Schritt 106), und ba
sierend auf den Simulationsergebnissen wird entschieden, ob
die integrierte Halbleiterschaltung einen Defekt hinsicht
lich der elektrischen Charakteristika aufweist oder die
Verzögerungszeit gemäß dem Zweck jeder Signalleitung si
chergestellt ist (Schritt 107). Falls die gewünschte Verzö
gerungszeit für jede Signalleitung sichergestellt ist, ist
der Entwurf der integrierten Halbleiterschaltung, die die
erforderlichen elektrischen Charakteristika erfüllt, been
det, und als Folgeprozeß wird die Herstellung einer Halb
leitermaske begonnen.
Wenn andererseits die erforderliche Verzögerungszeit für
eine bestimmte Signalleitung nicht sichergestellt ist, wird
ein Puffer mit einer unterschiedlichen Verzögerungscharak
teristik anstatt des dieser Signalleitung zugeordneten Puf
fers eingesetzt und im Peripherieblock plaziert (Schritte
108, 105). Anschließend wird die Simulation erneut durchge
führt (Schritt 106). Auf diese Weise wird derselbe Vorgang
wiederholt, bis die gewünschte Verzögerungszeit für jede
Signalleitung erzielt wurde. Falls die gewünschte Verzöge
rungszeit für jede Signalleitung nach dem Neuentwurf des
Peripherieblocks erzielt wurde, ist der Entwurf der inte
grierten Halbleiterschaltung, die die erforderlichen elek
trischen Charakteristika erfüllt, beendet, und als Folge
prozeß wird die Produktion einer Halbleitermaske begonnen.
Da bei diesem Ausführungsbeispiel die grundlegenden elek
trischen Eigenschaften des internen Blocks durch die erste
Simulation getestet wurden und notwendige Korrekturen
durchgeführt wurden, werden keine ernsthaften Schwierigkei
ten, die eine Neuanordnung und eine Neuverdrahtung der in
ternen Schaltung erfordern würden, hinsichtlich der elek
trischen Charakteristika in der zweiten Simulation gefun
den. Selbst wenn eine defekte Charakteristik im Schritt 107
gefunden wird, kann diese behoben werden durch Bestimmen
eines Teils, der zu korrigieren ist, und durch Ersatz des
angewendeten Puffers durch einen Puffer, der eine unter
schiedliche Verzögerungscharakteristik aufweist.
Die im Peripherieblock der entworfenen integrierten Halb
leiterschaltung plazierten Puffer sind insbesondere so aus
gestaltet, daß sie jeweils eine bestimmte Verzögerungszeit
aufweisen und keine Redundanzschaltung benötigen, anders
als die Puffer, die für eine bekannte integrierte Halblei
terschaltung verwendet werden, so daß sie mit einem opti
mierten Minimallayout ausgelegt werden können. Dementspre
chend kann die integrierte Halbleiterschaltung kompakt ge
staltet werden.
Da des weiteren die Simulation zur Überprüfung der elektri
schen Charakteristika in zwei Schritten durchgeführt wird,
nämlich erstens, wenn der interne Block entworfen wird, und
zweitens, wenn der Peripherieblock entworfen wird, macht es
die Verifizierung jedes Simulationsergebnisses leicht,
einen Teil zu bestimmen, der zu korrigieren ist, und ein
Verfahren zu bestimmen, das zur Korrektur verwendet wird.
Aufgrund dessen kann die Entwicklungszeit (Umlaufzeit) für
eine integrierte Halbleiterschaltung verkürzt werden.
Wie oben beschrieben, kann der Entwurfsprozeß für eine in
tegrierte Halbleiterschaltung gemäß der Erfindung die Ent
wicklungszeit für eine integrierte Halbleiterschaltung ver
mindern, und es kann verhindert werden, daß die integrierte
Halbleiterschaltung eine vergrößerte Fläche aufweist.
Das Ausführungsbeispiel wurde dahingehend beschrieben, daß
es mit dem in Fig. 2 dargestellten CAD-System ausgeführt
wird, aber der Entwurfsprozeß für die integrierte Halblei
terschaltung gemäß der Erfindung kann umgesetzt werden und
hauptsächlich in der Form eines Anwendungsprogramms zur
Steuerung des Computersystems, wie oben beschrieben, einge
setzt werden. Aufgrund dessen sind die Struktur des Systems
zur Umsetzung der Erfindung und die Hardwarekonfiguration
des Systems nicht auf die spezielle Struktur der Fig. 2 be
schränkt.
Claims (8)
1. Entwurfsverfahren für eine integrierte Halbleiter
schaltung zum Plazieren und Verdrahten einer internen
Schaltung und eines Puffers, basierend auf Funktionsinfor
mationen und Informationen über die Schaltungsverbindungen
der integrierten Halbleiterschaltung, wobei das Verfahren
die Schritte aufweist:
Plazieren und Verdrahten der internen Schaltung der zu entwerfenden integrierten Halbleiterschaltung,
Simulation der elektrischen Eigenschaften der entwor fenen internen Schaltung zur Verifizierung, ob die erfor derlichen elektrischen Charakteristika erfüllt werden,
Plazieren eines Puffers in der Peripherie der internen Schaltung, der hinsichtlich der Art der integrierten Halb leiterschaltung und zur Verdrahtung zwischen der internen Schaltung und dem Puffer ausgewählt wird, wenn die interne Schaltung mit erforderlichen elektrischen Charakteristika übereinstimmt, und
Simulation der elektrischen Charakteristika der inte grierten Halbleiterschaltung, die aus der internen Schal tung und dem Puffer besteht, um zu verifizieren, ob die er forderlichen elektrischen Charakteristika erfüllt werden.
Plazieren und Verdrahten der internen Schaltung der zu entwerfenden integrierten Halbleiterschaltung,
Simulation der elektrischen Eigenschaften der entwor fenen internen Schaltung zur Verifizierung, ob die erfor derlichen elektrischen Charakteristika erfüllt werden,
Plazieren eines Puffers in der Peripherie der internen Schaltung, der hinsichtlich der Art der integrierten Halb leiterschaltung und zur Verdrahtung zwischen der internen Schaltung und dem Puffer ausgewählt wird, wenn die interne Schaltung mit erforderlichen elektrischen Charakteristika übereinstimmt, und
Simulation der elektrischen Charakteristika der inte grierten Halbleiterschaltung, die aus der internen Schal tung und dem Puffer besteht, um zu verifizieren, ob die er forderlichen elektrischen Charakteristika erfüllt werden.
2. Entwurfsverfahren nach Anspruch 1, wobei
die interne Schaltung neu angeordnet und neu verdrah tet wird und die Simulation erneut durchgeführt wird, wenn die Simulation der internen Schaltung ergibt, daß die in terne Schaltung die erforderlichen elektrischen Eigenschaf ten nicht erfüllt, und
wenn die Simulation der integrierten Halbleiterschal tung ergibt, daß die integrierte Halbleiterschaltung die erforderlichen elektrischen Eigenschaften nicht erfüllt, ein Puffer, der in der Peripherie der internen Schaltung angeordnet ist, erneut ausgewählt wird, dieser Puffer pla ziert wird, die interne Schaltung und der Puffer verdrahtet werden und die Simulation erneut durchgeführt wird.
die interne Schaltung neu angeordnet und neu verdrah tet wird und die Simulation erneut durchgeführt wird, wenn die Simulation der internen Schaltung ergibt, daß die in terne Schaltung die erforderlichen elektrischen Eigenschaf ten nicht erfüllt, und
wenn die Simulation der integrierten Halbleiterschal tung ergibt, daß die integrierte Halbleiterschaltung die erforderlichen elektrischen Eigenschaften nicht erfüllt, ein Puffer, der in der Peripherie der internen Schaltung angeordnet ist, erneut ausgewählt wird, dieser Puffer pla ziert wird, die interne Schaltung und der Puffer verdrahtet werden und die Simulation erneut durchgeführt wird.
3. Entwurfsverfahren nach Anspruch 1, wobei
der Schritt zum Simulieren und zum Verifizieren der internen Schaltung basierend auf den Simulationsergebnissen feststellt, ob eine Differenz der Verzögerungszeit zwischen den jeweiligen Signalleitungen der internen Schaltung in nerhalb eines Bereichs liegt, der durch den nächsten Schritt der Auswahl des Puffers gehandhabt werden kann, und
der Schritt zur Simulierung und zur Verifizierung der integrierten Halbleiterschaltung basierend auf den Simula tionsergebnissen bestimmt, ob jeder Puffer eine dem Zweck der entsprechenden Signalleitung angemessene Verzögerungs zeit aufweist.
der Schritt zum Simulieren und zum Verifizieren der internen Schaltung basierend auf den Simulationsergebnissen feststellt, ob eine Differenz der Verzögerungszeit zwischen den jeweiligen Signalleitungen der internen Schaltung in nerhalb eines Bereichs liegt, der durch den nächsten Schritt der Auswahl des Puffers gehandhabt werden kann, und
der Schritt zur Simulierung und zur Verifizierung der integrierten Halbleiterschaltung basierend auf den Simula tionsergebnissen bestimmt, ob jeder Puffer eine dem Zweck der entsprechenden Signalleitung angemessene Verzögerungs zeit aufweist.
4. Entwurfsverfahren nach Anspruch 3, wobei
wenn die Simulation der internen Schaltung ergibt, daß die Differenz der Verzögerungszeit zwischen den entspre chenden Signalleitungen der internen Schaltung nicht durch Auswahl eines Puffers gehandhabt werden kann, die interne Schaltung neu angeordnet und neu verdrahtet wird und die Simulation erneut durchgeführt wird, und
wenn die Simulation der integrierten Halbleiterschal tung einen fehlerhaften Puffer ergibt, dessen Verzögerungs zeit nicht mit dem gewünschten Wert der entsprechenden Si gnalleitung übereinstimmt, ein Puffer mit einer anderen Verzögerungscharakteristik als Puffer ausgewählt wird, der in der Peripherie der internen Schaltung anzuordnen ist, der Puffer plaziert wird, die interne Schaltung und der Puffer verdrahtet werden und die Simulation erneut durchge führt wird.
wenn die Simulation der internen Schaltung ergibt, daß die Differenz der Verzögerungszeit zwischen den entspre chenden Signalleitungen der internen Schaltung nicht durch Auswahl eines Puffers gehandhabt werden kann, die interne Schaltung neu angeordnet und neu verdrahtet wird und die Simulation erneut durchgeführt wird, und
wenn die Simulation der integrierten Halbleiterschal tung einen fehlerhaften Puffer ergibt, dessen Verzögerungs zeit nicht mit dem gewünschten Wert der entsprechenden Si gnalleitung übereinstimmt, ein Puffer mit einer anderen Verzögerungscharakteristik als Puffer ausgewählt wird, der in der Peripherie der internen Schaltung anzuordnen ist, der Puffer plaziert wird, die interne Schaltung und der Puffer verdrahtet werden und die Simulation erneut durchge führt wird.
5. Entwurfssystem zum Plazieren und Verdrahten einer in
ternen Schaltung und eines Puffers, basierend auf Funkti
onsinformationen und Informationen über die Schaltungsver
bindungen einer integrierten Halbleiterschaltung mit:
Internblock-Entwurfsmitteln zum Plazieren und Verdrah ten der internen Schaltung der zu entwerfenden integrierten Halbleiterschaltung,
Peripherieblock-Entwurfsmitteln zum Plazieren in der Peripherie der internen Schaltung eines Puffers, der ent sprechend der Art der integrierten Halbleiterschaltung aus gewählt wird, und zum Verdrahten der internen Schaltung mit dem Puffer, wenn die interne Schaltung erforderliche elek trische Charakteristika erfüllt,
Simulationsmitteln zur Durchführung der Simulation der elektrischen Charakteristika der internen Schaltung und der integriert Halbleiterschaltung, die aus der internen Schal tung und dem Puffer besteht,
ersten Entscheidungsmitteln zum Verifizieren, ob die interne Schaltung die erforderlichen elektrischen Charakte ristika erfüllt, basierend auf den Simulationsergebnissen der entworfenen internen Schaltung, und
zweiten Entscheidungsmitteln zum Verifizieren, ob die integrierte Halbleiterschaltung die erforderlichen elektri schen Charakteristika erfüllt, basierend auf den Simulati onsergebnissen der entworfenen integrierten Halbleiter schaltung.
Internblock-Entwurfsmitteln zum Plazieren und Verdrah ten der internen Schaltung der zu entwerfenden integrierten Halbleiterschaltung,
Peripherieblock-Entwurfsmitteln zum Plazieren in der Peripherie der internen Schaltung eines Puffers, der ent sprechend der Art der integrierten Halbleiterschaltung aus gewählt wird, und zum Verdrahten der internen Schaltung mit dem Puffer, wenn die interne Schaltung erforderliche elek trische Charakteristika erfüllt,
Simulationsmitteln zur Durchführung der Simulation der elektrischen Charakteristika der internen Schaltung und der integriert Halbleiterschaltung, die aus der internen Schal tung und dem Puffer besteht,
ersten Entscheidungsmitteln zum Verifizieren, ob die interne Schaltung die erforderlichen elektrischen Charakte ristika erfüllt, basierend auf den Simulationsergebnissen der entworfenen internen Schaltung, und
zweiten Entscheidungsmitteln zum Verifizieren, ob die integrierte Halbleiterschaltung die erforderlichen elektri schen Charakteristika erfüllt, basierend auf den Simulati onsergebnissen der entworfenen integrierten Halbleiter schaltung.
6. Entwurfssystem nach Anspruch 5, wobei
die Peripherieblock-Entwurfsmittel eine Anzahl von Puffern mit jeweils unterschiedlichen Verzögerungscharakte ristika aufweisen, die als Makroblöcke registriert sind, und
die registrierten Puffer in Kombination ausgewählt und in der Peripherie der internen Schaltung plaziert werden.
die Peripherieblock-Entwurfsmittel eine Anzahl von Puffern mit jeweils unterschiedlichen Verzögerungscharakte ristika aufweisen, die als Makroblöcke registriert sind, und
die registrierten Puffer in Kombination ausgewählt und in der Peripherie der internen Schaltung plaziert werden.
7. Entwurfssystem nach Anspruch 5, wobei
die ersten Entscheidungsmittel basierend auf den Simu lationsergebnissen feststellen, ob eine Differenz in der Verzögerungszeit zwischen den entsprechenden Signalleitun gen der internen Schaltung innerhalb eines Bereichs ist, der durch den nächsten Schritt der Pufferauswahl handhabbar ist, und
die zweiten Entscheidungsmittel basierend auf den Si mulationsergebnissen feststellen, ob jeder Puffer eine dem Zweck der zugeordneten Signalleitung angemessene Verzöge rungszeit aufweist.
die ersten Entscheidungsmittel basierend auf den Simu lationsergebnissen feststellen, ob eine Differenz in der Verzögerungszeit zwischen den entsprechenden Signalleitun gen der internen Schaltung innerhalb eines Bereichs ist, der durch den nächsten Schritt der Pufferauswahl handhabbar ist, und
die zweiten Entscheidungsmittel basierend auf den Si mulationsergebnissen feststellen, ob jeder Puffer eine dem Zweck der zugeordneten Signalleitung angemessene Verzöge rungszeit aufweist.
8. Entwurfsverfahren nach Anspruch 7, wobei
die Peripherieblock-Entwurfsmittel eine Anzahl von Puffern mit jeweils unterschiedlichen Verzögerungscharakte ristika aufweisen, die als Makroblocks registriert sind, und wobei die registrierten Puffer in Kombination ausge wählt und in der äußeren Peripherie der internen Schaltung plaziert werden, und
wenn ein fehlerhafter Puffer mit einer Verzögerungs zeit, die den gewünschten Wert der entsprechenden Signallei tung nicht erfüllt, durch die zweiten Entscheidungsmittel erfaßt wird, von den registrierten Puffern ein Puffer, der eine von dem fehlerhaften Puffer unterschiedliche Verzöge rungscharakteristik aufweist, ausgewählt und anstatt des fehlerhaften Puffers in der Peripherie der internen Schal tung plaziert wird.
die Peripherieblock-Entwurfsmittel eine Anzahl von Puffern mit jeweils unterschiedlichen Verzögerungscharakte ristika aufweisen, die als Makroblocks registriert sind, und wobei die registrierten Puffer in Kombination ausge wählt und in der äußeren Peripherie der internen Schaltung plaziert werden, und
wenn ein fehlerhafter Puffer mit einer Verzögerungs zeit, die den gewünschten Wert der entsprechenden Signallei tung nicht erfüllt, durch die zweiten Entscheidungsmittel erfaßt wird, von den registrierten Puffern ein Puffer, der eine von dem fehlerhaften Puffer unterschiedliche Verzöge rungscharakteristik aufweist, ausgewählt und anstatt des fehlerhaften Puffers in der Peripherie der internen Schal tung plaziert wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7036238A JP3017038B2 (ja) | 1995-01-31 | 1995-01-31 | 半導体集積回路の設計方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19603327A1 true DE19603327A1 (de) | 1996-08-08 |
Family
ID=12464205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19603327A Withdrawn DE19603327A1 (de) | 1995-01-31 | 1996-01-30 | Entwurfsverfahren für integrierte Halbleiterschaltungen |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP3017038B2 (de) |
KR (1) | KR960030400A (de) |
DE (1) | DE19603327A1 (de) |
TW (1) | TW290664B (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100335492B1 (ko) * | 1999-10-26 | 2002-05-04 | 윤종용 | 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법 |
JP4197328B2 (ja) * | 2005-08-05 | 2008-12-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データを編集する画面の表示を制御するシステム、およびその方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04252050A (ja) * | 1991-01-28 | 1992-09-08 | Nec Corp | 半導体集積回路のレイアウト設計方法 |
JPH05121550A (ja) * | 1991-10-25 | 1993-05-18 | Kawasaki Steel Corp | 半導体集積回路 |
JPH05299505A (ja) * | 1992-04-21 | 1993-11-12 | Mitsubishi Electric Corp | モジュール自動生成装置および半導体集積回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0287278A (ja) * | 1988-09-26 | 1990-03-28 | Hitachi Ltd | 大規模集積回路の遅延時間導出方式 |
JPH05135129A (ja) * | 1991-11-12 | 1993-06-01 | Nec Corp | シミユレーシヨン装置 |
JPH05175334A (ja) * | 1991-12-21 | 1993-07-13 | Kawasaki Steel Corp | 半導体集積回路及びそのレイアウト方法 |
JPH06140507A (ja) * | 1992-10-23 | 1994-05-20 | Fujitsu Ltd | チップサイズ評価方法 |
-
1995
- 1995-01-31 JP JP7036238A patent/JP3017038B2/ja not_active Expired - Lifetime
-
1996
- 1996-01-30 DE DE19603327A patent/DE19603327A1/de not_active Withdrawn
- 1996-01-31 KR KR1019960002356A patent/KR960030400A/ko not_active Application Discontinuation
- 1996-01-31 TW TW085101185A patent/TW290664B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04252050A (ja) * | 1991-01-28 | 1992-09-08 | Nec Corp | 半導体集積回路のレイアウト設計方法 |
JPH05121550A (ja) * | 1991-10-25 | 1993-05-18 | Kawasaki Steel Corp | 半導体集積回路 |
JPH05299505A (ja) * | 1992-04-21 | 1993-11-12 | Mitsubishi Electric Corp | モジュール自動生成装置および半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
KR960030400A (ko) | 1996-08-17 |
JPH08213467A (ja) | 1996-08-20 |
TW290664B (de) | 1996-11-11 |
JP3017038B2 (ja) | 2000-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE10045568B4 (de) | Ereignisgestütztes Halbleiterprüfsystem | |
DE19937232B4 (de) | Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen | |
DE10053207A1 (de) | Verfahren und Vorrichtung zur Gültigkeitsprüfung bei Systemchip-Entwürfen | |
DE10147078A1 (de) | Verfahren zur Gültigkeitsprüfung von Entwürfen für komplexe integrierte Schaltungen | |
DE68921550T2 (de) | Verfahren und Gerät zur Bildung eines Pattern-Layouts einer integrierten Halbleiterschaltung. | |
DE602005002931T2 (de) | Prüfung eines Testobjekts mit Abtastung vom Taktsignal und vom Datensignal | |
DE4211162C2 (de) | Hardware-Emulationssystem | |
DE4327660C2 (de) | Vorrichtung zum Herstellen einer und Herstellungsverfahren für eine integrierte Halbleiterschaltungsvorrichtung und elektronische Schaltungsvorrichtung | |
DE102017117322A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mittels computergestütztem Entwurf von Testszenarien | |
DE102006011706B4 (de) | Halbleiter-Bauelement, sowie Halbleiter-Bauelement-Test-Verfahren | |
DE10138142A1 (de) | Verfahren zur Analyse einer integrierten elektrischen Schaltung | |
DE19603327A1 (de) | Entwurfsverfahren für integrierte Halbleiterschaltungen | |
DE102008046397A1 (de) | Verifizierung auf Basis von Transaktionen eines Systems auf einem Chip auf Systemebene durch Übersetzen von Transaktionen in Maschinencodierung | |
EP1543452B1 (de) | Verfahren zum bestimmen der anordnung von kontaktflächen auf der aktiven oberseite eines halbleiterchips | |
DE102006025490A1 (de) | Vorrichtung und Verfahren zum Verifizieren einer Modellkonstruktion und Programm dafür | |
DE10238051A1 (de) | Integrierte Flip-Chip-Halbleiterschaltung | |
DE19831766A1 (de) | Halbleiterspeichervorrichtung mit einem Testmodus | |
DE102005054898A1 (de) | Flexibles internes Adresszählverfahren und -vorrichtung | |
EP0729034A2 (de) | Prüfschaltung und Prüfverfahren zur Funktionsprüfung von elektronischen Schaltungen | |
DE4329335C2 (de) | Mikrocomputer für IC-Karte | |
DE2848621C2 (de) | Verfahren zur rechnergesteuerten Simulation der Funktion einer mit Logikschaltkreisen aufzubauenden Schaltungsanordnung | |
DE69126095T2 (de) | Integriertes Schaltungsgerät mit Macro-Prüffunktion | |
DE10164424A1 (de) | Elektrische oder elektronische Schaltungsanordnung sowie zugeordnetes Verfahren | |
EP3739479A1 (de) | Verfahren zur fehlersuche in der programmlogik eines systems verteilter programmierbarer gatteranordnungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |