DE10147078A1 - Verfahren zur Gültigkeitsprüfung von Entwürfen für komplexe integrierte Schaltungen - Google Patents

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur sehr schnellen und kostengünstigen Gültigkeitsprüfung von Entwürfen für komplexe integrierte Schaltungen unter Einsatz einer Kombination von Hilfsmitteln für die elektronische Entwurfsautomatisierung (EDA-Hilfsmitteln) und einer Entwurfsprüfstation. Der Entwurfsprozeß erfolgt dabei in einer Umgebung zur elektronischen Entwurfsautomatisierung (EDA-Umgebung) und das erfindungsgemäße Verfahren enthält die folgenden Verfahrensschritte: Herstellen eines Silizium-Prototyps auf der Grundlage von in der EDA-Umgebung erzeugten Entwurfsdaten für eine integrierte Schaltung, Zuführen von ereignisgestützten Prüfvektoren, die aus den Entwurfsdaten für die integrierte Schaltung gewonnen wurden, zum Silizium-Prototyp durch ein ereignisgestütztes Prüfsystem und Bewerten des vom Silizium-Prototyp kommenden Antwortausgangssignals, Modifizieren der Prüfvektoren durch das ereignisgestützte Prüfsystem zur Gewinnung wunschgemäßer Antwortausgangssignale vom Silizium-Prototyp und Rückführen der modifizierten Prüfvektoren zur EDA-Umgebung zur Modifizierung der Entwurfsdaten für die integrierte Schaltung, wodurch Entwurfsfehler in den Entwurfsdaten für die integrierte Schaltung behoben werden. Anstelle eines Silizium-Prototyps kann gemäß einem weiteren Ausführungsbeispiel der Erfindung ein Bauteilmodell der zu entwicklenden integrierten Schaltung Verwendung finden.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Gültigkeitsprüfung von Entwürfen für komplexe inte­ grierte Schaltungen, und dabei insbesondere ein Verfah­ ren, bei dem der Entwurf für eine komplexe integrierte Schaltung, beispielsweise für einen Systemchip, unter Verwendung einer Kombination aus Hilfsmitteln zur elek­ tronischen Entwurfsautomatisierung (EDA) und einem er­ eignisgestützten Prüfsystem mit hoher Geschwindigkeit und zu geringen Kosten bewertet und einer Gültigkeits­ prüfung unterzogen wird.

Entwürfe für höchstintegrierte Schaltungen werden der­ zeit unter Verwendung einer höheren Programmiersprache, wie etwa Verilog oder VHDL, in Form von Blöcken und Teilblöcken beschrieben und mit Hilfe von Verilog/VHDL- Verhaltenssimulatoren auf Gatterebene simuliert. Ziel dieser Simulationen ist es, die Funktionalität und Lei­ stung zu überprüfen, ehe auf der Grundlage des Entwurfs eine integrierte Siliziumschaltung hergestellt wird.

Die Entwurfsgültigkeitsprüfung gehört zu den wichtig­ sten und schwierigsten Aufgaben bei der Entwicklung komplexer integrierter Schaltungen, da sich ohne eine umfassende Funktionalitätsverifizierung Fehler im Ent­ wurf weder auffinden noch beheben lassen. Gleichzeitig stellt die Entwurfsgültigkeitsprüfung im Produktent­ wicklungszyklus eine absolute Notwendigkeit dar. Auf­ grund der geringen Simulationsgeschwindigkeiten und des großen Umfangs derzeitiger Entwürfe, handelt es sich bei der Entwurfsgültigkeitsprüfung auf Chip-Ebene um eine Aufgabe, die mit den heutigen Hilfsmitteln und der derzeitigen Methodik (M. Keating und P. Bricaud, "Reuse methodology manual for system-on-a-chip design", veröf­ fentlicht bei Kluwer Academic, 0-7923-8175-0, 1998; R. Rajsuman, "System-on-a-Chip: Design and Test", Artech House Publishers Inc., ISBN 1-58053-107-5, 2000) kaum lösbar ist.

Ein Beispiel für eine komplexe integrierte Schaltung ist ein Systemchip (SoC), bei dem es sich um eine inte­ grierte Schaltung handelt, deren Entwurf aus mehreren einzelnen Teilentwürfen für höchstintegrierte Schaltun­ gen (Bausteinen) zusammengefügt wurde, um für eine be­ stimmte Anwendung eine umfassende Funktionalität zu er­ zielen. Fig. 1 zeigt ein Beispiel für den grundlegenden Aufbau eines Systemchip SoC 10, der einen eingebetteten Speicher 12, einen Mikroprozessorbaustein 14 und drei funktionsspezifische Bausteine 16, 18 und 20 sowie eine PLL-Schaltung (Phasenregelkreis) 22 und einen TAP (Prüfzugriffkanal) 24 umfaßt. Bei diesem Beispiel sind Eingänge und Ausgänge auf Chip-Ebene als Chip-E/A-An­ schlußflecken 28 auf einem am Außenumfang des System­ chip SoC 10 angeordneten E/A-Anschlußfleckenrahmen 26 ausgebildet. Jeder der Bausteine 12, 14, 16, 18 und 20 umfaßt einen Anschlußfleckenrabinen 29, der üblicher­ weise an seinem Umfang mehrere E-/A-Anschlußflecken mit Stromanschlußflecken auf der obersten Metallschicht aufweist.

Bei der Entwurfsgültigkeitsprüfung handelt es sich um eine der wichtigsten Aufgaben für jedes Systementwurf­ sprojekt, wie etwa den oben beschriebenen Entwurf für einen Systemchip SoC 10 (vgl. R. Rajsuman, "System-on­ a-Chip: Design and Test"). Eine Entwurfsgültigkeitsprü­ fung besteht dabei in der Sicherstellung, daß das Sy­ stem das tut, was von ihm erwartet wird, und schafft somit im wesentlichen Vertrauen in die Operationsfähig­ keit des Systems. Ziel der Gültigkeitsprüfung ist der Beweis, daß das Produkt tatsächlich in der geplanten Weise funktioniert (d. h. man findet heraus, ob es so arbeitet, wie dies beabsichtigt ist). Die Entwurfsgül­ tigkeitsprüfung komplexer integrierter Schaltungen läßt sich dabei als eine Gültigkeitsprüfung der Hardware- Operation ansehen, die sowohl auf die Funktionalität als auch auf die Zeitsteuerungsleistung ausgelegt ist. Beim derzeitigen Stand der Technik läßt sich eine sol­ che Prüfung durch umfassende Verhaltens-, Logik- und Zeitsteuerungssimulationen und/oder durch Emulation und/oder durch Herstellung eines Hardware-Prototyps durchführen.

In einem frühen Stadium der Entwicklung integrierter Schaltungen werden zusammen mit der Spezifikationsent­ wicklung und RTL-Codierung auch Verhaltensmodelle ent­ wickelt, wodurch sich die Prüfbänke für die Systemsimu­ lation erzeugen lassen. In diesem frühen Stadium be­ steht das Ziel im wesentlichen darin, bis zur Beendi­ gung der Spezifizierung der RTL- und Funktionsmodelle auch einen brauchbaren Satz von Prüfprogrammfolgen und Prüf-Fällen zu entwickeln. Die Effizienz der Gültig­ keitsprüfung hängt dabei von der Qualität der Prüfung und der Vollständigkeit der Prüfbänke, der Abstrakti­ onsebene verschiedener Modelle, den EDA-Hilfsmitteln und der Simulationsumgebung ab.

Fig. 2 lassen sich verschiedene Abstraktionsebenen des Entwurfs für eine komplexe integrierte Schaltung sowie der derzeit für die einzelnen Ebenen jeweils einge­ setzte Typ der Verifizierungsmethodik entnehmen. Dabei sind in Fig. 2 - bei einer Aufzählung von der höchsten zur niedrigsten Abstraktionsebene - eine Verhaltens- HDL-Ebene 41, eine RTL-Ebene (Registerübertragungsebene) 43, eine Gatterebene 45 und eine Ebene für den physikalischen Entwurf 47 darge­ stellt. Die diesen unterschiedlichen Abstraktionsebenen entsprechenden Verifizierungsverfahren lassen sich der Auflistung im Block 48 der Fig. 2 entnehmen.

Die Strategie bei der Entwurfsgültigkeitsprüfung ent­ spricht dabei der Entwurfs-Hierarchie, wobei zuerst die Datenblöcke auf der Knotenebene jeweils einzeln einer Fehlerprüfung unterzogen werden. Nach Beendigung der Funktionalitätsprüfung dieser Datenblöcke wird an den Schnittstellen zwischen den Datenblöcken eine Fehlersu­ che im Hinblick auf Datenübertragungstypen und Datenin­ halte durchgeführt. Der nächste Schritt besteht darin, eine Anwendersoftware oder äquivalente Prüfbänke an ei­ nem kompletten Chipmodell einzusetzen. Hierbei ist eine Hardeware-Software-Co-Simulation nötig, weil sich die Anwendung einer Software nur durch Ablaufzeit-Anwendun­ gen dieser Software verifizieren läßt. Eine Co-Simula­ tion läßt sich auf einer Befehlssatzstruktur-Ebene (ISA-Ebene), einer Busfunktionsmodell-Ebene (BFM-Ebene) oder unter Verwendung eines Verhaltens-C/C++-Modells durchführen.

Fig. 3 läßt sich ein ungefährer Vergleich der Simulati­ onsgeschwindigkeit auf unterschiedlichen Ebenen entneh­ men. Aufgrund der niedrigeren Co-Simulationsgeschwin­ digkeit setzt man derzeit Emulations- und/oder Hardwa­ reprototypen ein. Die Emulationsgeschwindigkeit über­ trifft nämlich die Geschwindigkeit einer Co-Simulation erheblich; allerdings ist eine Emulation einigermaßen kostenintensiv (d. h. die Kosten für ein Emulationssy­ stem liegen generell in der Größenordnung von 1 Million Dollar). Eine Emulation kann nahezu 1/100 der tatsäch­ lichen Systemgeschwindigkeit (ungefähr etwa 1.000.000 Zyklen/Sekunde) erreichen. Auf FPGAs (anwenderprogrammierbare Gate-Arrays) bzw. ASICs (anwenderspezifische integrierte Schaltungen) basie­ rende Hardware-Prototypen bieten sogar eine noch höhere Simulationsgeschwindigkeit von bis zu 1/10 der tatsäch­ lichen Systemgeschwindigkeit, wobei sie jedoch noch ko­ stenintensiver sind als die Emulation, da sie die Her­ stellung von FPGAs bzw. ASICs voraussetzen.

Obwohl sich Entwicklungsingenieure alle Mühe geben, eine Siliziumschaltung zu entwickeln, die bereits in ihrer ursprünglichen Ausführung voll funktionsfähig ist, arbeiten bei einer Prüfung auf Scheiben-Niveau doch nur etwa 80% der Entwürfe korrekt, während sogar mehr als die Hälfte aller Entwürfe versagen, wenn sie zum erstenmal in das System integriert werden. Dies ist vor allem auf eine fehlende Verifizierung auf der Sy­ stem-Ebene unter Durchführung einer ausreichenden An­ zahl tatsächlicher Anwendungsabläufe zurückzuführen. Dabei besteht das beim derzeitigen Stand der Technik einzige Mittel im Einsatz von Silizium-Prototypen unter Verwendung von FPGAs oder ASICs.

Fig. 4 läßt sich der derzeitige Zyklus einer Produktent­ wicklung entnehmen. Im Verfahrensschritt 51 untersuchen Entwicklungsingenieure die an eine zu entwickelnde in­ tegrierte Schaltung gestellten Anforderungen. Auf der Grundlage der im Verfahrensschritt 51 ermittelten An­ forderungen legen die Entwicklungsingenieure nun im Verfahrensschritt 52 die Spezifikationen der integrier­ ten Schaltung fest. Beim Entwurfseingabeprozeß im Ver­ fahrensschritt 53 wird die integrierte Schaltung mit Hilfe einer höheren Programmiersprache, wie etwa Veri­ log/VHDL in Form von Datenblöcken und Unterblöcken be­ schrieben. Im Verfahrensschritt 54 erfolgt eine erste Entwurfsbewertung in Form einer Entwurfsverfikation 55 und einer Logik-/Zeitsteuerungssimulation 56 unter Ein­ satz von ersten Prüfbänken 58. Auf der Grundlage der Durchführung der Logiksimulation wird eine Eingangs- /Ausgangsdaten-Datei bzw. VCD-Datei (Wertänderungs- Speicherauszugsdatei) 59 erzeugt. Die Daten in der VCD- Datei 59 bestehen aus einer Liste von Eingangs- und Ausgangsereignissen unter Bezugnahme auf Zeitlängen bzw. Verzögerungszeiten, d. h. aus Daten im ereignisge­ stützten Format.

Wie sich Fig. 4 entnehmen läßt, besteht bei einem zu um­ fangreichen Entwurf heutzutage die einzige im Vergleich zur ausgiebigen Verifizierung und Co-Simulation prakti­ kable Möglichkeit in der Herstellung eines Silizium- Prototyps und der Fehlerkorrektur am Prototyp im ferti­ gen System. Die Herstellungs-, Verifizierungs- und Feh­ lerkorrektur-Vorgänge bei einem entsprechenden Sili­ zium-Prototyp sind in Fig. 4 in dem schattierten Bereich 60 dargestellt. Dabei betrifft der Verfahrensschritt 61 die Fabrikation zur Herstellung des Silizium-Prototyps 63. Der erzeugte Silizium-Prototyp 63 wird im Verfah­ rensschritt 62 auf etwaige Fehler untersucht und diese Fehler werden sodann in einer Fehlerkorrektur- und Ve­ rifizier-Prüfung 65 beseitigt.

Heutzutage führt man eine derartige Prüfung unter Ein­ satz eines Prüfgeräts für integrierte Schaltungen durch, bei dem es sich um ein zyklusgestütztes Prüfsy- Stem handelt, das zur Erzeugung von Prüfvektoren auf der Grundlage von in einem zyklusgestützten Format vor­ liegenden Prüfmusterdaten ausgelegt ist. Da zyklusge­ stützte Prüfsysteme (ATE-Systeme) nicht in der Lage sind, die in der EDA-Umgebung erzeugte Prüfbank 58 oder VCD-Datei 59 direkt einzusetzen, kommt es bei einer entsprechende Verifizierung mit Hilfe von Prüfgeräten für integrierte Schaltungen derzeit zu unvollständigen und unzutreffenden Ergebnissen. Die Umwandlung der von der EDA-Umgebung gelieferten ereignisgestützten Daten in zyklusgestützte Prüfmusterdaten für das zyklusge­ stützte Prüfsystem ist zudem zeitaufwendig.

Die Gültigkeitsprüfung am Silizium-Prototyp 63 umfaßt sodann noch eine systeminterne Prüfung 67, bei der der Silizium-Prototyp 63 als Teil eines geplanten Systems geprüft wird. Handelt es sich bei dem speziellen Ent­ wurf beispielsweise um einen Chip, der in ein Mobilte­ lefon eingebaut werden soll, so wird der den Chip re­ präsentierende Silizium-Prototyp auf einer Leiterplatte des Mobiltelefons gehaltert und im Hinblick auf die ge­ planten Funktionen und Leistungen des Mobiltelefons ge­ prüft. Während der systeminternen Gültigkeitsprüfung lassen sich Fehler und Fehlerursachen ermitteln, wobei die Entwurfsfehler sodann im Verfahrensschritt 69 beho­ ben werden. Da für eine solche systeminterne Prüfung sowohl ein Silizium-Prototyp des entworfenen Chips als auch ein System mit einer Anwendungssoftware zum Ein­ satz des Silizium-Prototyps benötigt werden, ist dieses Vorgehen allerdings nicht nur kostenintensiv, sondern auch zeitaufwendig.

Während der im schattierten Bereich 60 der Fig. 4 ge­ zeigten Verifizierung der Siliziumausführung und der systeminternen Prüfung werden Entwurfsfehler entdeckt, die Ursachen für diese Fehler bestimmt und die Ent­ wurfsfehler sodann durch wiederholte Interaktion zwi­ schen den Entwicklungs- und den Prüfingenieuren beho­ ben. Schließlich erhält man einen endgültigen Entwurf 71, wobei für diesen endgültigen Entwurf 71 sodann eine Logik-/Zeitsteuerungssimulation 73 unter Einsatz einer neuen Prüfbank 75 durchgeführt wird. Der Entwurf wird sodann in eine Siliziumausführung 79 umgesetzt, worauf­ hin man an der Siliziumausführung 79 eine Produktions­ prüfung 77 vornimmt.

Bei der beschriebenen Vorgehensweise unter Einsatz ei­ nes Silizium-Prototyps läßt sich dieselbe Silizumaus­ führung für mehrere erste Fehler verwenden, ohne daß eine neue Siliziumausführung benötigt wird. Allerdings ist die Entscheidung darüber, wann ein Silizium-Proto­ typ eingesetzt wird, insofern wichtig, als es sich bei der Verwendung eines Silizium-Prototyps um einen kost­ spieligen Ansatz handelt. Bei der Verwendung von Sili­ zium-Prototypen werden die folgenden Faktoren in Be­ tracht gezogen:

• 1. Sinken der Fehlerrate in der Verifizierung und Co- Simulation: Wurden die grundlegenden Fehler elimi­ niert, so wird zum Auffinden weiterer Fehler ein ausgedehnter Anwendungsdurchlauf nötig. Durch Co-Si­ mulation und Emulation läßt sich eine Anwendung aber ggf. nicht über ausgedehnte Zeiträume hinweg durch­ führen.
• 2. Schwierigkeiten beim Auffinden eines Fehlers: Falls die Zeit zum Auffinden eines Fehler um einige Grö­ ßenordnungen länger ist als die Zeit zur Fehlerbehe­ bung, so ist der Einsatz eines Silizium-Prototyps äußerst sinnvoll, weil er zum schnellen Auffinden von Fehlern beiträgt.
• 3. Kosten (manueller Aufwand, Zeitaufwand bis zur Ver­ marktung) für die Auffindung von Fehlern: Falls das Auffinden eines Fehlers in der Co-Simulation oder Emulation äußerst kostspielig ist, so wird der Ein­ satz eines Silizium-Prototyps notwendig.

Für weniger umfangreiche Entwürfe reichen FPGA-/LPGA- Prototypen aus (d. h. Prototypen, die auf anwenderpro­ grammierbaren Gate-Arrays bzw. laserprogrammierbaren Gate-Arrays basieren). LPGAs ermöglichen eine Neupro­ grammierung, wodurch eine erneute Prüfung nach der Feh­ lerbehebung möglich wird, während FPGAs eine höhere Ge­ schwindigkeit und Gatterzahl bieten als LPGAs. Sowohl FPGAs als auch LPGAs fehlt allerdings die Gatterzahlka­ pazität und Geschwindigkeit von ASICs, wodurch sie sich zwar für kleinere Datenblöcke, nicht jedoch für große komplexe Chips eignen.

Zur Herstellung von Prototypen umfangreicher, komplexer Chips können mehrere FPGAs zum Einsatz kommen, wobei dann jedes FPGA einen Bereich des Chips wiedergibt. Wenn in diesem Fall zur Fehlerbehebung eine Neuauftei­ lung des Chips nötig wird, müssen ggf. Verbindungen zwischen den FPGAs geändert werden, so daß es zu kom­ plexen Modifikationen kommen kann. Eine Teillösung für dieses Problem besteht in einer zusätzlichen Verwendung von kundenspezifisch programmierbaren Leitwegchips zur Verbindung von FPGAs. Durch programmierbare Leitwe­ gchips lassen sich die Leitwege gemäß der Software- Steuerung neu anordnen, falls Änderungen der Verbindun­ gen nötig sind.

Bei der Entwicklung eines Prototyps wird nach Studium des Systemverhaltens in der Co-Synthese eine simulierte HDL- (Verilog/VHDL-) und/oder C-Programmbeschreibung verwendet. Ähnlich wie die Co-Simulation besteht auch die Co-Synthese in der simultanen Entwicklung von Hard- und Software. Zweck der Co-Synthese ist es, einen C- Code und eine Hardware zu entwickeln, die sich zusammen mit einer realen Struktur einsetzen lassen. Allgemein gesagt, besteht dieser Schritt in der Abbildung des Sy­ stems auf einer Hardware-Software-Plattform, die eine Zentraleinheit zur Ausführung der Software und einen Satz von ASICs zur Realisierung der Hardware umfaßt. Der endgültige Prototyp wird schließlich unter Verwen­ dung der C-Codes der Software-Bestandteile und unter Einsatz logischer Synthese, Plazierung und Verbindungs­ herstellung zur Erzeugung der Hardwarebauteile herge­ stellt. Synthese-Hilfsmittel übersetzen dabei die HDL- Beschreibungen bzw. HDL-Modelle in Netzlisten auf der Gatterebene, die durch die die Prototypen bildenden FPGAs oder ASICs verwirklicht werden.

Das beschriebene Verfahren zur Entwurfsgültigkeitsprü­ fung gemäß dem Stand der Technik ist entweder äußerst kostspielig (z. B. Verfahren unter Einsatz eines Sili­ zium-Prototyps) oder äußerst langsam (z. B. Verfahren unter Einsatz der Co-Simulation). Bei heutigen Verfah­ ren zur Gültigkeitsprüfung von Entwürfen wird außerdem in der EDA-Umgebung ein anderes Format verwandt als in der Prüfgerätumgebung, wodurch sich die Entwurfsgültig­ keitsprüfung nicht mit hoher Effizienz und Exaktheit durchführen läßt. Zudem ist beim heute üblichen Verfah­ ren zur Entwurfsgültigkeitsprüfung eine systeminterne Prüfung nötig, bei der Hard- und Software für einen An­ wendungsablauf des Entwurfs im geplanten System vorhan­ den sein muß, und es müssen umfangreiche Rückkopplungen und Interaktionen zwischen der Prüfumgebung und der Entwicklungsumgebung erfolgen, was zu einer langen Fer­ tigstellungszeit führt.

Der vorliegenden Erfindung liegt daher die Aufgabe zu­ grunde, ein Verfahren zur Gültigkeitsprüfung von Ent­ würfen für komplexe integrierte Schaltungen zu be­ schreiben, das sehr effizient und dabei kostengünstiger und grundlegend anders arbeitet als alle bisher be­ schriebenen Systeme.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zu beschreiben, bei dem eine Be­ wertung und Gültigkeitsprüfung des Entwurfs für eine komplexe integrierte Schaltung mit hoher Geschwindig­ keit und Exaktheit unter Verwendung einer Kombination aus Hilfsmitteln für die elektronische Entwurfsautoma­ tisierung (EDA-Hilfsmitteln) und einem ereignisgestütz­ ten Prüfsystem durchgeführt wird.

Zudem ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Gültigkeitsprüfung des Entwurfs für eine komplexe integrierte Schaltung zu beschreiben, das eine komplette Schleife von der Entwurfseingabe bis zur Simulation und Prüfbankerzeugung bietet und hierdurch eine Verifizierung des Entwurfes und eine Behebung et­ waiger Entwurfsfehler erlaubt.

Gemäß einem ersten Aspekt der vorliegenden Erfindung umfaßt das Verfahren zur Gültigkeitsprüfung von Entwür­ fen für komplexe integrierte Schaltungen die folgenden Verfahrensschritte:

• - Herstellen eines Silizium-Prototpys auf der Grund­ lage von in der EDA-Umgebung erzeugten Entwurfsdaten für eine integrierte Schaltung;
• - Zuführen von aus den Entwurfsdaten für die inte­ grierte Schaltung abgeleiteten Prüfvektoren zum Si­ lizium-Prototyp durch ein ereignisgestütztes Prüfsy­ stem und Bewertung des Antwortausgangssignals vom Silizium-Prototyp;
• - Modifizieren der Prüfvektoren durch das ereignisge­ stützte Prüfsystem zur Erzielung wunschgemäßer Ant­ wortausgangssignale vom Silizium-Prototyp; und
• - Rückführen der modifizierten Prüfvektoren zur EDA- Umgebung zur Modifizierung der Entwurfsdaten für die integrierte Schaltung, wodurch Entwurfsfehler in den Entwurfsdaten für die integrierte Schaltung behoben werden.

Das Verfahren enthält weiterhin einen Verfahrens­ schritt, in dem EDA-Hilfsmittel, die einen Simulator umfassen, über eine Software-Schnittstelle mit dem er­ eignisgestützten Prüfsystem verbunden werden, und einen Verfahrensschritt, bei dem ereignisgestützte Daten durch eine in den Entwurfsdaten der integrierten Schal­ tung erzeugte Prüfbank extrahiert werden. Der Verfah­ rensschritt der Extraktion ereignisgestützter Daten um­ faßt zudem einen Schritt, in dem die Prüfbank durch den Simulator abgearbeitet und die ereignisgestützten Daten aus einer vom Simulator erzeugten Wertänderungs-Spei­ cherauszugsdatei extrahiert werden.

Das Verfahren enthält zudem einen Verfahrensschritt, in dem die extrahierten ereignisgestützten Daten im Ereig­ nisprüfgerät installiert und unter Verwendung der ex­ trahierten Ereignisdaten durch das ereignisgestützte Prüfsystem Prüfvektoren erzeugt werden, um diese Prüf­ vektoren sodann dem Silizium-Prototyp zuzuführen, und einen Verfahrensschritt, in dem auf der Grundlage der vom ereignisgestützten Prüfsystem kommenden modifizier­ ten Prüfvektoren eine neue Prüfbank erzeugt wird.

Die EDA-Hilfsmittel umfassen Mittel zur Darstellung und Aufbereitung von Wellenformen, welche aus der in den Entwurfsdaten für die integrierte Schaltung erzeugten Prüfbank abgeleitet wurden. Das ereignisgestützte Prüf­ system umfaßt Mittel zur Darstellung und Aufbereitung von Wellenformen in den Prüfvektoren, welche aus einer in den Entwurfsdaten für die integrierte Schaltung er­ zeugten Prüfbank extrahiert wurden, und zudem Mittel zur Veränderung der Taktgeschwindigkeit und der Ereig­ niszeitsteuerungsdaten der dem Silizium-Prototyp zuge­ führten Prüfvektoren.

Gemäß dem zweiten Aspekt der vorliegenden Erfindung wird beim Verfahren zur Gültigkeitsprüfung von Entwür­ fen für komplexe integrierte Schaltungen anstelle des Silizium-Prototyps ein Bauteilmodell eingesetzt. Das Verfahren enthält dabei die folgenden Verfahrens­ schritte:

• - Bereitstellen eines Bauteilmodells einer zu entwic­ kelnden integrierten Schaltung auf der Grundlage von in der EDA-Umgebung erzeugten Entwurfsdaten für die integrierte Schaltung;
• - Zuführen von aus den Entwurfsdaten für die inte­ grierte Schaltung abgeleiteten Prüfvektoren zum Bau­ teilmodell durch ein ereignisgestütztes Prüfsystem und Bewertung des Antwortausgangssignals des Bau­ teilmodells;
• - Modifizieren der Prüfvektoren durch das ereignisge­ stützte Prüfsystem zur Erzielung wunschgemäßer Ant­ wortausgangssignale vom Bauteilmodell; und
• - Rückführen der modifizierten Prüfvektoren zur EDA- Umgebung zur Modifizierung der Entwurfsdaten für die integrierte Schaltung, wodurch Entwurfsfehler in den Entwurfsdaten für die integrierte Schaltung behoben werden.

Gemäß der vorliegenden Erfindung wird die Entwurfsgül­ tigkeitsprüfung mit Hilfe eines Verfahrens durchge­ führt, in dem das Simulationsmodell für die integrierte Schaltung und die ursprüngliche Simulationsprüfbank zu­ sammen mit Hilfsmitteln zur elektronischen Entwurfsau­ tomatisierung (EDA-Hilfsmitteln) dazu verwendet werden, den Entwurf mit Hilfe des ereignisgestützten Prüfsy­ stems zu verifizieren. Zu diesem Zweck werden die EDA- Hilfsmittel und der Bauteilsimulator mit dem ereignis­ gestützten Prüfsystem verbunden, um die Originalent­ wurfs-Simulationsvektoren und die Originalentwurfs- Prüfbank abzuarbeiten und solange Modifikationen der Prüfbank und der Prüfvektoren durchzuführen, bis sich zufriedenstellende Ergebnisse einstellen. Da die EDA- Hilfsmittel mit dem ereignisgestützten Prüfsystem ver­ bunden sind, werden diese Modifikationen zur Erzeugung einer endgültigen Prüfbank erfaßt, welche zufrieden­ stellende Ergebnisse liefert. Dementsprechend läßt sich hier eine Gültigkeitsprüfung von Entwürfen für komplexe integrierte Schaltungen erzielen, ohne daß eine syste­ minterne Prüfung des Silizium-Prototyps durchgeführt werden muß. Zudem läßt sich hierbei auch eine Gültig­ keitsprüfung von Entwürfen für komplexe integrierte Schaltungen durchführen, bei der anstelle des Silizium- Prototyps das Entwurfsmodell Verwendung findet. Die vorliegende Erfindung ermöglicht hierdurch eine erheb­ liche Kostenersparnis und Verkürzung der Fertigstel­ lungszeit.

Im folgenden wird die vorliegende Erfindung unter Be­ zugnahme auf die Zeichnung näher erläutert. In der Zeichnung zeigen

Fig. 1 ein Schemadiagramm zur Darstellung eines Bei­ spiels für den Aufbau einer komplexen inte­ grierten Schaltung, beispielsweise einer in­ tegrierten Systemchip-Schaltung, für die eine Entwurfs-Gültigkeitsprüfung durchgeführt wer­ den soll;

Fig. 2 ein Schemadiagramm zur Darstellung eines Bei­ spiels für die Hierarchie der Gültigkeitsprü­ fung, die der Entwurfshierarchie beim Ent­ wurfsablauf in der EDA-Umgebung entspricht;

Fig. 3 ein Diagramm zur Darstellung einer Beziehung zwischen den Simulationsgeschwindigkeiten und verschiedenen Abstraktionsebenen beim Ent­ wurfsprozeß für komplexe integrierte Schal­ tungen;

Fig. 4 ein Flußdiagramm zur Darstellung eines Pro­ duktentwicklungsprozesses für eine komplexe integrierte Schaltung, wobei der Prozeß eine Entwurfsgültigkeitsprüfung gemäß dem Stand der Technik beinhaltet;

Fig. 5 ein Schemadiagramm zur Darstellung eines Ver­ fahrens zur Gültigkeitsprüfung bei Entwürfen für komplexe integrierte Schaltungen gemäß dem ersten Ausführungsbeispiel der vorliegen­ den Erfindung;

Fig. 6 ein Schemadiagramm zur Darstellung eines Ver­ fahrens zur Gültigkeitsprüfung bei Entwürfen für komplexe integrierte Schaltungen gemäß dem zweiten Ausführungsbeispiel der vorlie­ genden Erfindung; und

Fig. 7 ein Schemadiagramm eines Beispiels für die Verbindung zwischen den EDA-Hilfsmitteln und dem ereignisgestützten Prüfsystem bei den in den Fig. 5 und 6 gezeigten Ausführungsbeispie­ len.

In den früheren US-Patentanmeldungen Nr. 09/406,300 und 09/340,371 "Event based semiconductor test system" der­ selben Anmelderin ist bereits ein ereignisgestütztes Halbleiterprüfsystem beschrieben, während sich eine er­ eignisgestützte Station zur Entwurfsgültigkeitsprüfung der US-Patentanmeldung Nr. 09/428,746 "Method and appa­ ratus for SoC design validation" dieser Anmelderin ent­ nehmen läßt. Zudem offenbart die US-Patentanmeldung Nr. 09/286,226 "Scaling logic for Event Based Test System" eine Zeitsteuerungsskaliertechnik. Die vorliegende Er­ findung bezieht sich auf diese Patentanmeldungen.

Die vorliegende Erfindung liefert ein Konzept für ein Verfahren zur Verifizierung von Entwürfen für inte­ grierte Schaltungen unter Einsatz des ereignisgestütz­ ten Prüfsystems. Genauer gesagt, betrifft das erste Ausführungsbeispiel ein Verfahren zur Verifizierung ei­ nes Entwurfs mit Hilfe eines Silizium-Prototyps und das zweite Ausführungsbeispiel ein Verfahren, bei dem kein Silizium-Prototyp zum Einsatz kommt. Beide erfindungs­ gemäßen Verfahren sind dabei schneller und kostengün­ stiger als alle derzeit eingesetzten Verfahren.

Gemäß der vorliegenden Erfindung wird vorgeschlagen, das Simulationsmodell für eine integrierte Schaltung und die ursprüngliche Simulationsprüfbank zusammen mit Hilfsmitteln zur elektronischen Entwurfsautomatisierung (EDA-Hilfsmitteln) zur Entwurfsverifizierung einzuset­ zen und dabei ein ereignisgestütztes Prüfsystem (Entwurfsprüfstation - DTS) zu verwenden. Zu diesem Zweck werden die EDA-Hilfsmittel und der Bauteilsimula­ tor mit dem ereignisgestützten Prüfsystem verbunden, um die Originalentwurfs-Simulationsvektoren und die Origi­ nalentwurfs-Prüfbank abzuarbeiten und solange Modifika­ tionen an der Prüfbank und den Prüfvektoren durchzufüh­ ren, bis sich zufriedenstellende Ergebnisse einstellen. Da hierbei EDA-Hilfsmittel mit dem ereignisgestützten Prüfsystem verbunden sind, lassen sich die genannten Modifikationen erfassen, um eine endgültige Prüfbank zu erzeugen, die zufriedenstellende Ergebnisse liefert. Da dem Silizium-Prototyp oder dem Entwurfsmodell mehrere unterschiedliche modifizierte Prüfvektoren zugeführt werden können, läßt sich die vollständige Entwurfsgül­ tigkeitsprüfung zudem ohne die in Fig. 4 gezeigte syste­ minterne Prüfung durchführen.

Der vollständige Verifizierungsprozeß gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung ist in Fig. 5 dargestellt. Zur umfassenden Funktionalitäts-Ve­ rifizierung der integrierten Schaltung werden die wäh­ rend der Entwurfssimulation entwickelten Funktionali­ tätsvektoren auf Ebene der integrierten Schaltung (ursprüngliche Prüfbank 58) an einem ereignisgestützten Prüfsystem 82 eingesetzt. Diese Vektoren liegen dabei ebenfalls im ereignisgestützten Format vor, wobei diese ereignisgestützten Prüfvektoren durch die am Veri­ log/VHDL-Modell oder Verhaltensmodell der integrierten Schaltung (Entwurf) ablaufende Software-Anwendung mehr­ mals erzeugt werden. Durch diese Vektoren werden unter­ schiedliche Teile der integrierten Schaltung gleichzei­ tig oder nacheinander geprüft, wobei allerdings das Ge­ samtverhalten der integrierten Schaltung durch Kombina­ tion der Antwortsignale bestimmt wird.

Nach diesem Verfahrensschritt wird im allgemeinen ein Siliziumchip (Silizium-Prototyp) 63 erzeugt, wie sich dies den Fig. 4 und 5 entnehmen läßt. Sobald dieser Chip zur Verfügung steht, wird er am ereignisgestützten Prüfsystem plaziert und es werden Entwurfssimulations­ vektoren der ursprünglichen Prüfbank eingesetzt, um die Chip-Operation zu verifizieren. Die Ergebnisse werden am ereignisgestützten Prüfsystem untersucht und die Er­ eignisse werden am ereignisgestützten Prüfsystem so­ lange verändert bzw. aufbereitet, bis alle unkorrekten Operationen der integrierten Schaltung (bzw. des ge­ planten Entwurfs) korrigiert wurden. Diese Veränderun­ gen der Ereignisse werden nun zurückgeleitet, um eine neue Prüfbank und neue Prüfvektoren zu erzeugen. Nach Durchführung dieser Prozesse erfolgt die endgültige Herstellung der Siliziumausführung zur Erzeugung der fertigen Bauteile.

Im einzelnen wird bei dem Beispiel gemäß Fig. 5 eine Entwurfsprüfstation (DTS) 82, bei der es sich um ein ereignisgestütztes Prüfsystem handelt, zur Prüfung der Funktionalität des Silizium-Prototyps 63 unter Verwen­ dung von Prüfvektoren eingesetzt, welche auf der Grund­ lage von aus einer VCD-Datei (Wertänderungs-Speicher­ auszugsdatei) 59 abgeleiteten Ereignisdaten erzeugt wurden. Die VCD-Datei 59 wird erzeugt, indem man die Entwurfsverifikation 55 und Entwurfssimulation 56 am ursprünglichen Entwurf 54 mit Hilfe einer ursprüngli­ chen Prüfbank 58 durchführt. Da die Prüfbank 58 im er­ eignisgestützten Format erzeugt wird und die sich erge­ bende VCD-Datei 59 ebenfalls im ereignisgestützten For­ mat vorliegt, lassen sich die Daten der VCD-Datei 59 im ereignisgestützten Prüfsystem 82 direkt zur Prüfung des Entwurfs einsetzen.

Die EDA-Hilfsmittel, wie etwa ein Simulationsanalyse- /Fehlerkorrekturmittel 85 und ein Wellenformedi­ tor/Wellenformdarstellungsmittel 86, werden über eine Schnittstelle 97 mit der Entwurfsprüfstation (DTS) 82 verbunden, wie sich dies Fig. 5 entnehmen läßt. Bei­ spiele für Simulationsanaylse-/Fehlerkorrekturmittel sind VCS von Synopsys und ModelSim von Mentor Graphics. Als Wellenformeditor/Wellenformdarstellungsmittel kom­ men beispielsweise SIGNALSCAN von Cadence und VirSim von Synopsys in Frage. Als Schnittstelle kann bei­ spielsweise API (programmierte Anwendungsschnittstelle) eingesetzt werden.

Das ereignisgestützte Prüfsystem 82 umfaßt Software- Hilfsmittel zur Aufbereitung und Darstellung von Wel­ lenformen, beispielsweise einen VCD-Wellenformeditor und VCD-Wellenformdarstellungsmittel 87, einen Ereig­ niswellenformeditor und Ereigniswellenformdarstellungs­ mittel 88 und einen DUT(Bauteilprüflings)-Wellenform­ editor und Wellenform-Darstellungsmittel 89. Bei diesem Beispiel sind die Editoren und die Darstellungsmittel 87 und 88 durch die API-Schnittstelle 97 zum Datenaus­ tausch und zum Zugriff auf eine gemeinsame Datenbank mit den EDA-Hilfsmitteln 85 und 86 verbunden. Beim er­ eignisgestützten Prüfsystem kann durch den Ereigniswel­ lenformeditor und die Ereigniswellenformdarstellungs­ mittel 88 beispielsweise ein Ereignis zu einer bestimm­ ten Steuerzeit eingeschoben oder die Flankenzeitsteue­ rung eines Ereignisses verändert werden.

Durch Einsatz der Prüfvektoren erzeugt das ereignisge­ stützte Prüfsystem 82 eine Prüfergebnisdatei 83, die durch eine Prüfbank-Rückkopplung 99 an die EDA-Umgebung und die EDA-Hilfsmittel zurückgeführt wird. Da die Si­ mulationsgeschwindigkeit (im Bereich von 10 KHz) erheb­ lich geringer ist als die Geschwindigkeit des ereignis­ gestützten Prüfsystems (im Bereich von 100 MHz), wird die Zeitsteuerung in der ursprünglichen Prüfbank und den ursprünglichen Prüfvektoren skaliert. Das ereignis­ gestützte Prüfsystem ermöglicht die Aufbereitung von Ereignissen und die Skalierung der Zeitsteuerung, wobei sich entsprechende Verfahren und Vorrichtungen den oben erwähnten Patentanmeldungen entnehmen lassen.

Die Ergebnisse werden am ereignisgestützten Prüfsystem untersucht und zudem werden am ereignisgestützten Prüf­ system (Editor/Darstellungsmittel 87, 88 und 89) die Ereignisse solange verändert bzw. aufbereitet, bis alle unkorrekten Operationen des Bauteils (geplanter Ent­ wurf) korrigiert wurden. Diese Änderungen der Ereig­ nisse liefern eine neue Prüfbank 81. Wie bereits er­ wähnt, werden zur Gewinnung einer derartigen neuen Prüfbank und neuer Prüfvektoren die aus Prüfbankerzeu­ gungs-Hilfsmitteln 95, Simulationsanalyse-Hilfsmitteln 85 und Wellenform-Darstellmitteln 86 bestehenden EDA- Hilfsmittel mit dem ereignisgestützten Prüfsystem ver­ bunden. Dieses Prüfverfahren ermöglicht die Erfassung aller durch das Prüfbankerzeugungs-Hilfsmittel 95 durchgeführten Ereigniseditor-Operationen für die neuen Prüfvektoren und die neue Prüfbank 81.

Beim obigen Ausführungsbeispiel der vorliegenden Erfin­ dung werden die aus der Prüfbank 58 resultierenden er­ eignisgestützten Prüfvektoren durch das ereignisge­ stützte Prüfsystem mit einer Geschwindigkeit erzeugt, die beispielsweise 10.000 mal höher ist als die eines Simulators. Dies erfolgt mit Hilfe der Skalierfunktion des ereignisgestützten Prüfsystems, wobei ein Ereig­ nistakt und Ereigniszeitsteuerungsdaten mit einem vor­ gegebenen Faktor multipliziert werden. Wenn nun also der Silizium-Prototyp 63 mit dem ereignisgestützten Prüfsystem verbunden wird, ermöglicht dies eine Prüfung des Silizium-Prototyps 63 mit sehr hoher Geschwindig­ keit. Da die den Silizium-Prototyp 63 betreffenden Da­ ten nun in das ereignisgestützte Prüfsystem kopiert werden, lassen sich die Modifikationen der Prüfvektoren und des resultierenden Ausgangssignals bzw. Veränderun­ gen des Entwurfs im ereignisgestützten Prüfsystem mit hoher Geschwindigkeit durchführen. Die Prüfergebnisse und die Modifikationen der Prüfvektoren und des Ent­ wurfs werden an die EDA-Hilfsmittel 85, 86 und die Prüfbank 81 zurückgeführt.

Nach Abschluß dieser Vorgänge erfolgt die endgültige Herstellung der Siliziumausführung im Verfahrensschritt 91 zur Erzeugung des fertigen integrierten Schaltungs­ bauteils 92, das sodann in einem Produktionsprüfschritt 93 geprüft wird. Während der Produktionsprüfung werden zur Ermittlung von Fabrikationsfehlern die Prüfvektoren und die neue Prüfbank 81 benötigt. Insgesamt liefert dieses neue Verfahren eine vollständige Schleife von der Entwurfseingabe zur Simulation und Prüfbankerzeu­ gung und ermöglicht so die Verifizierung des Entwurfs und die Behebung aller darin vorhandener Fehler.

Beim ersten, unter Bezugnahme auf Fig. 5 beschriebenen Ausführungsbeispiel beinhaltet der Verifizierungsprozeß die Erzeugung einer Prüfbank, die der korrekten Bautei­ loperation entspricht. Eine Einschränkung beim ersten Ausführungsbeispiel besteht allerdings darin, daß hier noch immer eine physikalische Siliziumausführung (Silizium-Prototyp 63) benötigt wird, die zur Verifi­ zierung am ereignisgestützten Prüfsystem plaziert wird. Durch die Notwendigkeit einer physikalischen Silizi­ umausführung ist der Prozeß gemäß dem ersten Ausfüh­ rungsbeispiel noch immer kostenintensiv.

Beim zweiten erfindungsgemäßen Ausführungsbeispiel wird daher das grundlegende Konzept des ersten Ausführungs­ beispiels insofern verbessert, als hier die Notwendig­ keit einer physikalischen Siliziumausführung nicht mehr besteht. Beim Prozeß gemäß dem zweiten Ausführungsbei­ spiel wird die ursprüngliche Entwurfsbeschreibung und deren Simulationsprüfbank zur Erzeugung einer neuen Prüfbank und eines entsprechenden fehlerfreien Bau­ teilmodells eingesetzt. Dieses Bauteilmodell kann so­ dann für die Massenproduktion eingesetzt werden, weil es alle Korrekturen der Bauteiloperation enthält. Der vollständige Prozeß ist in Fig. 6 dargestellt.

Der Hauptunterschied zwischen den Ausführungsbeispielen der Fig. 5 und 6 liegt darin, daß bei Fig. 5 ein Sili­ zium-Prototyp zusammen mit der ursprünglichen Prüfbank am ereignigsgestützten Prüfsystem geladen wird. In Fig. 6 wird hingegen auf der Grundlage des ursprüngli­ chen Entwurfs und der Simulation 56 sowie der ursprüng­ lichen Prüfbank 58 ein Bauteilmodell (virtueller Bau­ teilprüfling - DUT) 189 erzeugt. Das Bauteilmodell 189 wird nun anstelle der physikalischen Siliziumausführung am ereignisgestützten Prüfsystem eingesetzt. Im Rahmen der vorliegenden Erfindung kann das Bauteilmodell 189 dabei von einem bestimmten Simulator abhängig (Simulationsmodell 191) oder vollständig von Simulato­ ren unabhängig sein.

Durch den Einsatz der programmierten Anwendungsschnitt­ stelle (API), beispielsweise der Schnittstelle 187 in Fig. 6, ist das ereignisgestützte Prüfsystem zudem mit der Simulationseinheit (Simulator) 190 verbunden, die beim ursprünglichen Entwurf zum Einsatz kam. Die Schnittstelle 187 bietet vorzugsweise eine Skalierfunk­ tion, bei der die Taktgeschwindigkeit und Ereigniszeit­ steuerungsdaten der Prüfvektoren von der Simulations­ einheit 190 mit einem gewünschten Faktor multipliziert werden können. Hierdurch lassen sich die Prüfvektoren mit hoher Geschwindigkeit von beispielsweise 100 MHz im ereignisgestützten Prüfsystem 82 einsetzen.

Bei dieser Anordnung umfaßt das ereignisgestützte Prüf = system den in Verilog/VHDL beschriebenen Entwurf und alle zugehörigen Logik-, Verhaltens-, BFM- (Busfunktionsmodell-), ISA- (Befehlssatzstruktur-) und Anwendungsprüfbänke. Diese Prüfbänke sind im übrigen nicht auf Verilog/VHDL beschränkt; da das System mit dem Simulator verbunden ist, kann es vielmehr auch Prüfbänke einsetzen, die in C/C++ geschrieben sind. Zu­ dem sind verschiedene der in Fig. 5 gezeigte EDA- und Prüfsystem-Hilfsmittel miteinander verbunden.

Die Ergebnisse werden unter Einsatz des Bauteilmodells (ursprünglicher Entwurf) 189 und der zugehörigen Prüf­ bänke 58 am ereignisgestützten Prüfsystem (Entwurfsprüfstation: DTS) 82 untersucht. Da die ge­ samte Umgebung und auch die Ergebnisse im ereignisge­ stützten Format vorliegen, lassen sich etwaige nicht korrekte Operationen im Bauteilbetrieb schnell entdec­ ken. Da das ereignisgestützte Prüfsystem in der Lage ist, Ereignisse und die Zeitskalierung wie erwähnt auf­ zubereiten, erfolgt nun eine Aufbereitung der diesen unkorrekten Operationen entsprechenden Ereignisse, wo­ durch die Operationen korrigiert werden.

Wurden alle unkorrekten Operationen korrigiert, so wird das Bauteilmodell gespeichert und eine neue Prüfbank und neue Prüfvektoren 181 werden erzeugt. Das Vorgehen bei der Erzeugung der Prüfbank und der Prüfvektoren ist dabei in den Fig. 5 und 6 identisch, wobei Fig. 6 aus Gründen der Übersichtlichkeit des Diagramms eine ver­ einfachte Darstellung zeigt. Die Software-Schnittstelle 188 entspricht also der Schnittstelle 97 in Fig. 5 und die EDA-Hilfsmittel 85, 86 und die Ereignisprüfsystem- Hilfsmittel 87, 88 und 89 sind durch die Software- Schnittstelle 188 verbunden. Bezieht sich der spezielle Entwurf auf einen Systemchip, so kann eine Vielzahl von Prüfergebnisdateien 184 und Prüfbankdateien 195 erzeugt werden, die den Bausteinen des SoC entsprechen, wie sich dies Fig. 6 entnehmen läßt.

Das gespeicherte Bauteilmodell wird für die Herstellung der Siliziumausführung eingesetzt. Da es bereits im er­ eignisgestützten Prüfsystem einer Gültigkeitsprüfung unterzogen wurde, ist hier keine weitere Gültigkeits­ prüfung mehr nötig. Zur Entdeckung etwaiger Fabrikati­ onsfehler reicht eine normale Produktionsprüfung aus, für die (während des Schrittes der Prüfbank- und Prüf­ vektorerzeugung) ebenfalls Prüfvektoren zur Verfügung stehen.

Bei dem unter Bezugnahme auf Fig. 6 beschriebenen Vorge­ hen werden kein Hardware-Prototyp und keine Emulation für die Entwurfsgültigkeitsprüfung benötigt. Der ur­ sprüngliche Entwurf mit begrenzter Simulation wird am ereignisgestützten Prüfsystem zur Erzeugung eines neuen Bauteilmodells eingesetzt, das alle Korrekturen der Bauteiloperation enthält. Durch dieses Vorgehen erhält man auch entsprechende neue Prüfbänke und Prüfvektoren, die zur Herstellungsprüfung benötigt werden. Das Ver­ fahren liefert eine komplette Schleife von der Ent­ wurfseingabe und Simulation zur Entwurfsgültigkeitsprü­ fung, ohne daß dabei eine physikalische Siliziumausfüh­ rung benötigt würde, wodurch es im Vergleich zu bereits bekannten Verfahren und dem ersten Ausführungsbeispiel äußerst kostengünstig ist.

Fig. 7 zeigt ein Beispiel für die Beziehung zwischen der EDA-Simulationseinheit und dem ereignisgestützten Prüf­ system. Bei diesem Beispiel enthält die Simulationsein­ heit (Simulator) 190 einen Wellenform-Übersetzer 210 und eine API-Schnittstelle 212. Der Wellenform-Überset­ zer 210 ermöglicht eine Darstellung der Wellenform durch den Simulator. Die API-Schnittstelle 212 dient als Schnittstelle zwischen unterschiedlichen Formaten.

Das ereignisgestützte Prüfsystem (Entwurfsprüfstation DTS) 82 umfaßt einen VCD-Compiler 218, ein Ereignisdar­ stellungsmittel 222 und ein VCD-Schreibmittel 220. Der VCD-Compiler 218 übersetzt die VCD-Daten in Ereignisda­ ten zum Einsatz im ereignisgestützten Prüfsystem 82. Das Ereignisdarstellungsmittel 222 und das VCD-Schreib­ mittel 220 entsprechen dem VCD-Wellenformdarstellungs­ mittel und Wellenformeditor 87 und dem Ereigniswellen­ formdarstellungsmittel und -editor 88 in Fig. 5 zur Überwachung und Modifizierung der ereignisgestützten Prüfvektoren. Ein Steuerprogramm 216 dient zur Überwa­ chung und Verwaltung von Aufgaben sowie der Datenüber­ tragung zwischen dem ereignisgestützten Prüfsystem 82 und dem Simulator 190.

Die API-Schnittstelle 212 verbindet verschiedene Soft­ ware-Hilfsmittel mit unterschiedlichen Formaten in der Simulatoreinheit 190 und dem ereignisgestützten Prüfsy­ stem 82. Die Ereigniswellenformen am ereignisgestützten Prüfsystem (DTS) 82 werden durch das Ereignisdarstel­ lungsmittel 222 überwacht und aufbereitet. Die modifi­ zierten Ereigniswellenformen werden sodann vom VCD- Schreibmittel 220 in VCD-Wellenformen umgewandelt. Der Wellenforn-Übersetzer 210 wandelt die VCD-Wellenformen in Wellenformen der Simulationseinheit 190 um.

Gemäß der vorliegenden Erfindung erfolgt die Entwurfs­ gültigkeitsprüfung durch ein Verfahren, in dem das Si­ mulationsmodell einer integrierten Schaltung und die ursprüngliche Simulationsprüfbank zusammen mit Hilfs­ mitteln zur elektronischen Entwurfsautomatisierung (EDA-Hilfsmitteln) eingesetzt werden, um eine Entwurfs­ verifikation mit Hilfe eines ereignisgestützten Prüfsy­ stems vorzunehmen. Die EDA-Hilfsmittel und der Bauteil­ simulator werden dabei mit dem ereignisgestützten Prüf­ system verbunden, um die Originalentwurfs-Simulations­ vektoren und die Originalentwurfs-Prüfbank abzuarbeiten und solange Modifikationen an der Prüfbank und den Prüfvektoren durchzuführen, bis sich zufriedenstellende Ergebnisse einstellen. Da hier EDA-Hilfsmittel mit dem ereignisgestützten Prüfsystem verbunden werden, lassen sich die Modifikationen erfassen, um eine endgültige Prüfbank zu erzeugen, die zufriedenstellende Ergebnisse liefert. Dementsprechend läßt sich hier die Gültig­ keitsprüfung für den Entwurf einer integrierten Schal­ tung durchführen, ohne eine systeminterne Prüfung des Silizium-Prototyps vorzunehmen. Zudem kann die Gültig­ keitsprüfung des Entwurfes für eine komplexe inte­ grierte Schaltung unter Einsatz des Entwurfsmodells an­ stelle eines Silizium-Prototyps durchgeführt werden. Durch die vorliegende Erfindung läßt sich also eine er­ hebliche Reduzierung der Kosten und der Gesamtherstel­ lungszeit erzielen.

Claims (19)

1. Verfahren zur Gültigkeitsprüfung von Entwürfen kom­ plexer integrierter Schaltungen (ICs), wobei ein Entwurfsprozeß in einer Umgebung zur elektronischen Entwurfsautomatisierung (EDA-Umgebung) durchgeführt wird und das Verfahren die folgenden Verfahrens­ schritte enthält:

• - Herstellen eines Silizium-Prototpys auf der Grundlage von in der EDA-Umgebung erzeugten Ent­ wurfsdaten für eine integrierte Schaltung;
• - Zuführen von aus den Entwurfsdaten für die inte­ grierte Schaltung abgeleiteten ereignisgestütz­ ten Prüfvektoren zum Silizium-Prototyp durch ein ereignisgestütztes Prüfsystem und Bewertung des Antwortausgangssignals vom Silizium-Prototyp;
• - Modifizieren der ereignisgestützten Prüfvektoren durch das ereignisgestützte Prüfsystem zur Er­ zielung wunschgemäßer Antwortausgangssignale vom Silizium-Prototyp; und
• - Rückführen der modifizierten ereignisgestützten Prüfvektoren zur EDA-Umgebung zur Modifizierung der Entwurfsdaten für die integrierte Schaltung, wodurch Entwurfsfehler in den Entwurfsdaten für die integrierte Schaltung behoben werden.

2. Verfahren nach Anspruch 1, weiterhin enthaltend einen Verfahrensschritt, in dem EDA-Hilfsmittel, die einen Simulator umfassen, über eine Software- Schnittstelle mit dem ereignisgestützten Prüfsystem verbunden werden.

3. Verfahren nach Anspruch 1, weiterhin enthaltend einen Verfahrensschritt, bei dem ereignisgestützte Daten durch eine in den Entwurfsdaten der integrier­ ten Schaltung erzeugten Prüfbank extrahiert werden.

4. Verfahren nach Anspruch 3, wobei der Verfahrens­ schritt der Extraktion ereignisgestützter Daten zu­ dem einen Schritt umfaßt, in dem die Prüfbank durch den Simulator abgearbeitet und die ereignisgestütz­ ten Daten aus einer vom Simulator erzeugten Wertän­ derungs-Speicherauszugsdatei extrahiert werden.

5. Verfahren nach Anspruch 3, weiterhin enthaltend einen Verfahrensschritt, in dem die extrahierten er­ eignisgestützten Daten im Ereignisprüfgerät instal­ liert und unter Verwendung der extrahierten Ereig­ nisdaten durch das ereignisgestützte Prüfsystem er­ eignisgestützte Prüfvektoren erzeugt werden, um diese Prüfvektoren sodann dem Silizium-Prototyp zu­ zuführen.

6. Verfahren nach Anspruch 1, weiterhin enthaltend einen Verfahrensschritt, in dem auf der Grundlage der vom ereignisgestützten Prüfsystem kommenden mo­ difizierten ereignisgestützten Prüfvektoren eine neue Prüfbank erzeugt wird.

7. Verfahren nach Anspruch 1, wobei die EDA-Hilfsmittel Mittel zur Darstellung und Aufbereitung von Wellen­ formen umfassen, welche aus der in den Entwurfsdaten für die integrierte Schaltung erzeugten Prüfbank ab­ geleitet wurden.

8. Verfahren nach Anspruch 1, wobei das ereignisge­ stützte Prüfsystem Mittel zur Darstellung und Aufbe­ reitung von Wellenformen ereignisgestützter Prüfvek­ toren umfaßt, welche aus einer in den Entwurfsdaten für die integrierte Schaltung erzeugten Prüfbank ab­ geleitet wurden, und zudem Mittel zur Veränderung der Taktgeschwindigkeit und der Ereigniszeitsteue­ rungsdaten der dem Silizium-Prototyp zugeführten er­ eignisgestützten Prüfvektoren enthält.

9. Verfahren zur Gültigkeitsprüfung von Entwürfen für komplexe integrierte Schaltungen (ICs), wobei der Entwurfsprozeß in einer Umgebung zur elektronischen Entwurfsautomatisierung (EDA-Umgebung) durchgeführt wird und das Verfahren die folgenden Verfahrens­ schritte enthält:

• - Bereitstellen eines Silizium-Prototyps auf der Grundlage von in der EDA-Umgebung erzeugten Ent­ wurfsdaten für eine integrierte Schaltung;
• - Verbinden von EDA-Hilfsmitteln, die einen Simu­ lator umfassen, mit einem ereignisgestützten Prüfsystem;
• - Extrahieren von ereignisgestützten Daten aus ei­ ner Datei, welche durch Abarbeiten einer in den Entwurfsdaten für die integrierte Schaltung durch den Simulator erzeugten Prüfbank gewonnen wurde;
• - Installieren der extrahierten Ereignisdaten im ereignisgestützten Prüfsystem und Erzeugen von ereignisgestützten Prüfvektoren unter Verwendung der Ereignisdaten durch das ereignisgestützte Prüfsystem;
• - Zuführen der ereignisgestützten Prüfvektoren zum Silizium-Prototyp und Bewertung des Antwortaus­ gangssignals vom Silizium-Prototyp;
• - Modifizieren der ereignigsgestützten Prüfvekto­ ren durch das ereignisgestützte Prüfsystem zur Gewinnung wunschgemäßer Antwortausgangssignale vom Silizium-Prototyp; und
• - Rückführen der modifizierten ereignisgestützten Prüfvektoren zu den EDA-Hilfsmitteln zur Modifi­ zierung der Entwurfsdaten, wodurch Entwurfsfeh­ ler in den Entwurfsdaten korrigiert werden;
• - wodurch eine Gültigkeitsprüfung des Entwurfs für eine integrierte Schaltung ohne eine systemin­ terne Prüfung des Silizium-Prototyps durchge­ führt wird.

10. Verfahren zur Gültigkeitsprüfung von Entwürfen für komplexe integrierte Schaltungen (ICs), wobei der Entwurfsprozeß in einer Umgebung zur elektronischen Entwurfsautomatisierung (EDA-Umgebung) durchgeführt wird und das Verfahren die folgenden Verfahrens­ schritte enthält:

• - Bereitstellen eines Bauteilmodells einer zu ent­ wickelnden integrierten Schaltung auf der Grund­ lage von in der EDA-Umgebung erzeugten Entwurfs­ daten für die integrierte Schaltung;
• - Zuführen von aus den Entwurfsdaten für die inte­ grierte Schaltung abgeleiteten ereignisgestütz­ ten Prüfvektoren zum Bauteilmodell durch ein er­ eignisgestütztes Prüfsystem und Bewertung des Antwortausgangssignals des Bauteilmodells;
• - - Modifizieren der ereignisgestützten Prüfvektoren durch das ereignisgestützte Prüfsystem zur Er­ zielung wunschgemäßer Antwortausgangssignale vom Bauteilmodell; und
• - Rückführen der modifizierten ereignisgestützten Prüfvektoren zur EDA-Umgebung zur Modifizierung der Entwurfsdaten für die integrierte Schaltung, wodurch Entwurfsfehler in den Entwurfsdaten für die integrierte Schaltung behoben werden.

11. Verfahren nach Anspruch 10, wobei das Bauteilmodell entweder von einem bestimmten Simulator abhängig oder von Simulatoren gänzlich unabhängig ist.

12. Verfahren nach Anspruch 10, weiterhin enthaltend einen Verfahrensschritt, in dem die EDA-Hilfsmittel, die einen Simulator umfassen, über eine Software- Schnittstelle mit dem ereignisgestützten Prüfsystem verbunden werden.

13. Verfahren nach Anspruch 10, weiterhin enthaltend einen Verfahrensschritt, bei dem ereignisgestützte Daten durch eine in den Entwurfsdaten der integrier­ ten Schaltung erzeugte Prüfbank extrahiert werden.

14. Verfahren nach Anspruch 13, wobei der Verfahrens­ schritt der Extraktion ereignisgestützter Daten zu­ dem einen Schritt umfaßt, in dem die Prüfbank durch den Simulator abgearbeitet und die ereignisgestütz­ ten Daten aus einer vom Simulator erzeugten Wertän­ derungs-Speicherauszugsdatei extrahiert werden.

15. Verfahren nach Anspruch 13, weiterhin enthaltend einen Verfahrensschritt, in dem die extrahierten er­ eignisgestützten Daten im Ereignisprüfgerät instal­ liert und unter Verwendung der extrahierten Ereig­ nisdaten durch das ereignisgestützte Prüfsystem er­ eignisgestützte Prüfvektoren erzeugt werden, um diese ereignisgestützten Prüfvektoren sodann dem Bauteilmodell zuzuführen.

16. Verfahren nach Anspruch 10, weiterhin enthaltend einen Verfahrensschritt, in dem auf der Grundlage der vom ereignisgestützten Prüfsystem kommenden mo­ difizierten ereignisgestützten Prüfvektoren eine neue Prüfbank erzeugt wird.

17. Verfahren nach Anspruch 10, wobei die EDA-Hilfsmit­ tel Mittel zur Darstellung und Aufbereitung von Wel­ lenformen umfassen, welche aus der in den Entwurfs­ daten für die integrierte Schaltung erzeugten Prüf­ bank abgeleitet wurden.

18. Verfahren nach Anspruch 10, wobei das ereignisge­ stützte Prüfsystem Mittel zur Darstellung und Aufbe­ reitung von Wellenformen ereignisgestützter Prüfvek­ toren umfaßt, welche aus einer in den Entwurfsdaten für die integrierte Schaltung erzeugten Prüfbank ab­ geleitet wurden, und zudem Mittel zur Veränderung der Taktgeschwindigkeit und der Ereigniszeitsteue­ rungsdaten der dem Bauteilmodell zugeführten ereig­ nisgestützten Prüfvektoren enthält.

19. Verfahren zur Gültigkeitsprüfung von Entwürfen für komplexe integrierte Schaltungen (ICs), wobei der Entwurfsprozeß in einer Umgebung zur elektronischen Entwurfsautomatisierung (EDA-Umgebung) durchgeführt wird und das Verfahren die folgenden Verfahrens­ schritte enthält:

• - Bereitstellen eines Bauteilmodells einer zu ent­ wickelnden integrierten Schaltung auf der Grund­ lage von in der EDA-Umgebung erzeugten Entwurfs­ daten für diese integrierte Schaltung;
• - Verbinden von EDA-Hilfsmittel, die einen Simula­ tor enthalten, mit einem ereignisgestützten Prüfsystem;
• - Extrahieren von ereignisgestützten Daten aus ei­ ner Datei, welche durch die Durchführung einer in den Entwurfsdaten für die integrierte Schal­ tung erzeugten Prüfbank mit Hilfe des Simulators gewonnen wurde;
• - Installieren der extrahierten Ereignisdaten im ereignisgestützten Prüfsystem und Erzeugen von ereignisgestützten Prüfvektoren unter Verwendung der Ereignisdaten durch das ereignisgestützte Prüfsystem;
• - Zuführen der ereignisgestützten Prüfvektoren zum Bauteilmodell und Bewerten des Antwortausgangs­ signals vom Bauteilmodell;
• - Modifizieren der ereignigsgestützten Prüfvekto­ ren durch das ereignisgestützte Prüfsystem zur Gewinnung der wunschgemäßen Antwortausgangssi­ gnale vom Bauteilmodell; und
• - Rückführen der modifizierten ereignisgestützten Prüfvektoren zu den EDA-Hilfsmitteln zur Modifi­ zierung der Entwurfsdaten, wodurch Entwurfsfeh­ ler in den Entwurfsdaten korrigiert werden.