KR960026722A - 반도체 소자의 저항 제조방법 - Google Patents
반도체 소자의 저항 제조방법 Download PDFInfo
- Publication number
- KR960026722A KR960026722A KR1019940033418A KR19940033418A KR960026722A KR 960026722 A KR960026722 A KR 960026722A KR 1019940033418 A KR1019940033418 A KR 1019940033418A KR 19940033418 A KR19940033418 A KR 19940033418A KR 960026722 A KR960026722 A KR 960026722A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- layer
- resistance
- forming
- material layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 230000006641 stabilisation Effects 0.000 claims abstract 13
- 238000011105 stabilization Methods 0.000 claims abstract 13
- 239000004020 conductor Substances 0.000 claims abstract 7
- 239000000758 substrate Substances 0.000 claims abstract 7
- 239000011810 insulating material Substances 0.000 claims abstract 6
- 238000000034 method Methods 0.000 claims abstract 5
- 239000012535 impurity Substances 0.000 claims abstract 3
- 150000002500 ions Chemical class 0.000 claims abstract 3
- 239000002184 metal Substances 0.000 claims abstract 2
- 238000000206 photolithography Methods 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
본 발명에 의한 반도체 소자의 저항 제조방법에서는 반도체 소자를 형성시킨 반도체기판 전면에 반도체 소자의 안정을 위한 표면안정화층을 형성시키는 단계와, 표면안정화층을 사진식각하여 저항을 접속시킬 반도체 소자 노드의 금속배선을 노출시키는 접속홀을 형성시키는 단계와, 반도체 소자의 노드를 노출시키는 접속홀을 형성시킨 표면안정화층의 상면에 도전형 물질층을 형성하고 에치백하여 접속홀을 도전형 물질층으로 채우는 단계와, 접속홀을 도전형 물질층으로 채운 표면안정화층에 절연형 물질층로 저항형성영역을 정의하는 단계와, 절연형 물질층을 마스크로 저항형성영역에 불순물이온을 주입하여 저항채널층을 형성시키는 단계를 포함하여 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 반도체 소자의 저항 제조방법을 설명하는 도면.
Claims (6)
- 반도체 기판상에 형성시킨 반도체 소자에 접속되는 저항의 제조방법에 있어서, 1) 반도체 소자를 형성시킨 반도체기판 전면에 반도체 소자의 안정을 위한 표면안정화층을 형성시키는 단계와, 2) 상기 표면안정화층을 사진식각하여 저항을 접속시킬 반도체 소자 노드의 금속배선을 노출시키는 접속홀을 형성시키는 단계와, 3) 상기 반도체 소자의 노드를 노출시키는 접속홀을 형성시킨 상기 표면안정화층의 상면에 도전형 물질층을 형성하고, 에치백하여 접속홀을 도전형 물질층으로 채우는 단계와, 4) 상기 접속홀을 도전형 물질층으로 채운 표면 안정화층에 절연형 물질층로 저항형성영역을 정의하는 단계와, 5) 상기 절연형 물질층을 마스크로 상기 저항형성영역에 불순물이온을 주입하여 저항채널층을 형성시키는 단계를 포함하여 이루어진 반도체 소자의 저항 제조 방법.
- 제1항에 있어서, 상기 1)단계에서 반도체기판상에 형성시킨 반도체 소자의 안정을 위해서, 그 표면에 표면안정화층을 형성시키기 전에, 표면안정화층의 평탄도를 향상시키기 위하여 SOG(spin on glass) 막을 반도체소자를 형성시킨 반도체기판상에 먼저 형성시키는 것을 특징으로 하는 반도체 소자의 저항 제조방법.
- 제1항에 있어서, 상기 1)단계에서 반도체기판상에 형성시킨 반도체 소자의 안정을 위해서, 그 표면에 표면안정화층으로 실리콘질화막을 형성시키는 것을 특징으로 하는 반도체 소자의 저항 제조방법.
- 제1항에 있어서, 상기 2)단계에서 반도체기판상에서 반도체 소자의 표면안정화를 위해 형성시킨 표면안정화층을 패드 오픈용 마스크를 이용하는 사진식각으로 접속홀을 형성시켜서 저항과 접속하게 되는 반도체 소자의 노드를 노출시키는 것을 특징으로 하는 반도체 소자의 저항 제조방법.
- 제1항에 있어서, 상기 3)단계에서 상기 반도체 소자의 노드를 노출시키는 접속홀을 형성시킨 상기 표면 안정화층 전면에 도전형 물질층으로 폴리실리콘층을 형성하고, 에치백하여 접속홀을 폴리실리콘층으로 채우는 것을 특징으로 하는 반도체 소자의 저항 제조방법.
- 제1항에 있어서, 상기 4)단계에서 상기 표면안정화층에 절연형 물질층인 포토레지스트로 저항형성영역을 정의하고, 상기 5)단계에서 상기 절연형 물질층인 포토레지스트를 마스크로 상기 저항형성영역에 불순물이온을 주입하여 저항채널층을 형성시키는 것을 특징으로 하는 반도체 소자의 저항 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940033418A KR0155578B1 (ko) | 1994-12-09 | 1994-12-09 | 반도체 소자의 저항 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940033418A KR0155578B1 (ko) | 1994-12-09 | 1994-12-09 | 반도체 소자의 저항 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026722A true KR960026722A (ko) | 1996-07-22 |
| KR0155578B1 KR0155578B1 (ko) | 1998-10-15 |
Family
ID=19400805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940033418A KR0155578B1 (ko) | 1994-12-09 | 1994-12-09 | 반도체 소자의 저항 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0155578B1 (ko) |
-
1994
- 1994-12-09 KR KR1019940033418A patent/KR0155578B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0155578B1 (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930017188A (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
| KR950027962A (ko) | 반도체장치 및 그 제조방법 | |
| KR940010205A (ko) | 고집적 반도체 소자의 콘택홀 형성 방법 | |
| KR950010053A (ko) | 메모리 셀의 비트 라인 비아 홀 제조방법 | |
| KR970051945A (ko) | 반도체장치의 제조방법 | |
| KR960026722A (ko) | 반도체 소자의 저항 제조방법 | |
| KR970072380A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR0165814B1 (ko) | 반도체 장치의 콘택부 및 그 형성방법 | |
| KR950014683B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP3417482B2 (ja) | 半導体装置の製造方法 | |
| KR100209590B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100286347B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100226256B1 (ko) | 반도체 디바이스의 소자 분리 방법 | |
| KR980012123A (ko) | 반도체 장치의 제조방법 | |
| KR0130177B1 (ko) | 반도체소자의 미세 콘택 형성방법 | |
| KR940001282A (ko) | 자기정렬 콘택형성방법 | |
| KR940004836A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR920007167A (ko) | 고부하 저항체를 갖는 sram 및 그 제조방법 | |
| KR960026181A (ko) | 플러그 형성방법 | |
| KR970003683A (ko) | 반도체 소자 제조방법 | |
| KR970003937A (ko) | 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 | |
| KR970052344A (ko) | 반도체 소자 제조방법 | |
| KR960035809A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR940007988A (ko) | 반도체장치의 접촉창의 구조 및 그 형성방법 | |
| KR970077192A (ko) | 반도체장치의 비트라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |