KR0165814B1 - 반도체 장치의 콘택부 및 그 형성방법 - Google Patents

Abstract

본 발명은 반도체장치의 콘택부 및 그 형성방법에 관한 것으로 기판의 콘택될 부위에 트렌치를 형성하거나 혹은 트렌치 형성 후 트렌치 내에 막대형 전도체를 형성하여 인위적으로 콘택 면적을 넓게 한 반도체장치의 콘택부 및 그 형성방법에 관한 것이다.

Description

반도체장치의 콘택(Contact)부 및 그 형성방법

제1도는 종래의 반도체장치의 콘택부 및 그 형성방법을 설명하기 위해 반도체소자의 일부를 도시한 도면.

제2도는 본 발명의 반도체장치의 콘택부 및 그 형성방법을 설명하기 위해 반도체소자의 일부를 도시한 도면.

제3도는 본 발명의 반도체장치의 콘택부 및 그 형성방법을 설명하기 위해 반도체소자의 일부를 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

11.11.21a.31 : 반도체기판

12.12a.12b.22.22a.22b.32.32a.32b.32c : 절연층

13.23.33 : 금속배선 24.34-1.34-2 : 포토레지스트

36 : 에피택셜층

본 발명은 반도체장치의 콘택(Contact)부 및 그 형성방법에 관한 것으로, 특히, 콘택저항을 감소시켜 반도체장치의 특성향상을 도모토록 한 반도체장치의 콘택부 및 그 형성방법에 관한 것이다.

종래의 반도체장치의 콘택부는 반도체기판 상에 절연층을 형성하고, 그 절연층에 콘택홀을 형성한 형태로, 콘택홀에 금속층을 매립하여 기판과 오믹 콘택(Ohmic contact)이 되도록 하여 반도체장치 내에서 혹은 반도체장치와 외부의 전기적 접속을 하도록 되어 있다.

제1도는 종래의 반도체장치의 콘택부 및 그 형성방법을 설명하기 위해 반도체 소자의 일부를 도시한 도면이다. 도면을 참조하여 종래의 반도체장치의 콘택부 및 그 형성방법을 간단히 설명하면 다음과 같다.

우선 제1도의 (a)와 같이 반도체기판(11) 상에 절연층(12)으로 실리콘산화막(SiO₂)을 형성한다.

그 다음, 절연층(12) 상에 포토레지스터(도시 안함)을 도포하여 콘택될 부위를 정의한 후, 제1도의 (b)와 같이 콘택될 부위의 절연층(12)인 실리콘산화막을 에치하여 반도체기판(11)의 콘택부가 노출되도록 절연층(12b)에 콘텍홀을 형성한다.

이어 포토레지스터를 제거한 후, 제1도의 (c)와 같이 어닐링을 하여 절연층 (12b)의 콘택부위의 스텝커버리지(Step coverage)를 향상시킨 후 콘택이 될 부위에 오믹 콘택(Ohmic contact)을 위한 이온주입을 한다.

계속하여 전면에 금속층을 형성하여 반도체기판(11)의 콘택부와 금속층이 콘택이 되게 한 후, 제1도의 (d)에 도시한 바와 같이 금속층을 사진식각하여 금속배선(13)을 형성하게 된다.

그러나, 종래 기술에 따른 반도체장치의 콘택부는 서브-미크론 디자인 룰(Sub-micron Design Rule)을 찾는 반도체장치에서 콘택부의 사이즈의 축소로 인한 금속층과 반도체기판의 접촉면적이 작아져서 접촉저항이 커지게 되고, 그에 따른 소자의 동작 속도가 저하되는 등의 반도체장치의 특성에 악영향을 주는 문제점이 있었다.

따라서, 본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 반도체기판과 금속배선의 접촉면적을 증가시켜 특성을 향상시킬 수 있는 반도체장치의 콘택부 및 그 형성방법을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해 본 발명은 콘택홀이 형성된 절연층이 상면에 형성되어 상기 콘택홀에 의해 반도체기판의 콘택될 부위가 노출된 반도체장치의 콘택부에 있어서, 상기 반도체기판의 콘택부위에 트렌치가 형성된 반도체장치의 콘택부이다.

또 다르게는 콘택홀이 형성된 절연층이 상면에 형성되어 상기 콘택홀에 의해 반도체기판의 콘택될 부위가 노출된 반도체장치의 콘택부에 있어서, 상기 반도체기판의 콘택될 부위에 형성된 트렌치와, 상기 트렌치의 바닥면에 접하여 상부로 향하며 상기 트렌치 보다 둘레가 작은 막대형 전도체가 형성된 반도체장치의 콘택부이다.

여기에서 막대형 전도체는 실리콘 기판에서 성장된 에피텍셜층이다.

본 발명의 반도체장치의 콘택부 형성방법은 반도체기판 상에 절연층을 형성하는 단계와, 상기 절연층을 사진식각하여 콘택홀을 형성하여 상기 반도체기판의 콘택부위를 노출시키는 단계와, 상기 콘택홀에 의해 노출된 반도체기판을 상기 절연층에 대하여 선택적으로 소정 깊이로 식각하여 트렌치를 형성하는 단계를 포함한다.

또다른 본 발명의 반도체장치의 콘택부 형성방법은 반도체기판의 콘택될 부위를 소정 깊이로 식각하여 트렌치를 형성하는 단계와, 상기 반도체기판의 전면에 상기 트렌치를 채우도록 절연층을 형성하는 단계와, 상기 트렌치 부위의 절연층을 상기 트렌치의 바닥면이 노출되도록 식각하여 상기 트렌치 보다 둘레가 작고 상기 트렌치에 포함되는 홈을 형성하는 단계와 상기 반도체기판의 상기 홈에 의해 노출된 부분에 소정 높이의 에피택셜층을 막대형으로 성장시키는 단계와, 상기 절연층을 제거하여 상기 에픽택셜층의 표면 및 트렌치의 내면을 노출시키는 단계를 포함한다. 이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

제2도와 제3도는 본 발명의 반도체장치의 콘택부 및 그 형성방법을 설명하기 위한 반도체소자의 일부를 도시한 도면이다.

우선 제2도에 도시한 본 발명을 설명하면, 먼저 제2도의 (a)와 같이 반도체기판(21)으로 사용되는 실리콘기판 상에 절연층(22)으로 실리콘산화막(SiO₂)을 형성한다.

이어서, 절연층(22)의 전 표면에 포토레지스트(24)를 도포하고 노광 및 현상하여 콘택이 될 부위를 정의한 다음, 제2도의 (b)와 같이 포토레지스트(24)를 마스크로 하여 절연층(22)을 식각하여 콘택홀을 형성하므로서 반도체기판의 콘택부위를 노출시킨다.

그 다음 포토레지스트(24)를 제거한 후, 제2도의 (c)와 같이 반도체기판(21)의 콘택홀에 의해 노출된 부위를 절연층(22a)에 대하여 선택적 식각하여 소정깊이의 트렌치를 형성한다. 이때 도면에서 알 수 있는 것과 같이 본 발명의 반도체장치의 콘택부는 반도체기판(21a)의 콘택부위에 형성된 트렌치에 의해 즉, 트렌치 내측면 만큼 접촉면적이 넓어지게 된다.

다음으로는 종래와 같은 방법으로, 제2도의 (d)와 같이 어닐링을 하여 절연층(22b)의 콘택부위의 스텝커버리지 (Step coverage)를 향상시킨 후, 반도체기판(21)의 콘택이 될 부위에 오믹 콘택(Ohmic cintact)을 위한 이온주입을 한다.

그리고, 전면에 금속층을 형성하여 반도체기판(21)의 콘택부와 금속층이 콘택이 되게 한 후, 제2도의 (e)에 도시한 바와 같이 금속층을 사진식각하여 금속배선(23)을 형성하게 된다.

제3도로 도시한 또 다른 본 발명의 반도체장치의 콘택부 형성방법은, 우선 제3도의 (a)와 같이 반도체기판(31), 예로, 실리콘기판의 콘택될 부위를 소정 깊이 식각하여 트렌치를 형성한다. 즉, 반도체기판(31) 상에 포토레지스를 도포하고 노광 및 현상하여 콘택될 부위를 정의한 후 포토레지스트(34-1)를 마스크로 하여 반도체기판(31)을 식각하여 트렌치를 형성한다.

이어 포토레지스트(34-1)를 제거한 후 제3도의 (b)와 같이 트렌치를 채우도록 반도체기판(31)의 전 표면에 절연층(32)으로 실리콘산화막(SiO₂)을 형성한다.

이어, 제3도의 (c)와 같이 절연층(32) 상에 포토레지스를 도포하고 노광 및 현상하여 트렌치와 대응하는 부분을 노출시킨다. 포토레지스트(34-2)를 마스크로 하여 트렌치 부위의 절연층(32)을 식각하여 트렌치 바닥면의 반도체기판(31)을 노출시키되, 둘레가 상기 트렌치의 둘레보다 작고 트렌치에 포함되는 홀을 형성한다. 즉, 트렌치 바닥면의 반도체기판 부위를 노출시키는 홀이 형성한다. 즉, 트렌치 바닥면의 반도체기판 부위를 노출시키는 홀이 형성된 절연층(32a)을 형성한다.

다음에 포토레지스트(34-2)을 제거한 후, 제3도의 (d)와 같이 반도체기판(31)의 홀에 위해 노출된 부분에 소정 높이의 에피택셜층(36)을 막대형으로 성장시킨다.

다음에 제3도의 (e)와 같이 절연층(32b)의 트렌치와 대응하는 부분을 제거하여 막대형 에피택셜층(36)의 측면 및 트렌치 내면을 노출시킨다. 이때 포토레지스트(도시안함)를 식각 마스크로 사용하는 데, 제3도의 (a)에서 사용한 노광 마스크를 사용하면 정확한 정열을 할 수 있어 좋게 되며, 제3도의 (e)의 도면에서 알 수 있는 것과 같이 본 발명의 반도체장치의 콘택부는 종래보다 막대형 에피택셜층(36)의 표면과 트렌치의 내측면 만큼 넓어지게 된다.

마찬가지로 제3도의 (f)와 같이 어닐링을 하여 절연층(32c)의 콘택부위의 스텝 커버리지(Step coverage)를 향상시킨 후, 콘택이 될 부위에 오믹 콘택을 위한 이온주입을 한다.

그리고, 전면에 금속층을 형성하여 반도체기판(31)의 콘택부와 금속층이 콘택이 되게 한 후, 제2도의 (g)에 도시한 바와 같이 금속층을 사진식각하여 금속배선(33)을 형성하게 된다. 이 때, 금속배선(33)은 반도체기판(31)의 트렌치 내면 및 에피택셜층(36)의 측면과 접촉된다.. 그러므로, 금속배선(33)과 콘택부의 접촉 면적이 증가된다.

본 발명은 반도체기판의 콘택부위에 트렌치 또는 트렌치와 그 내부에 막대형 에피택셜층을 형성하므로서 종래의 콘택부 보다 금속층과의 접촉면적이 넓게 되어, 콘택저항을 감소시키고, 그에 따른 반도체장치의 동작 속도가 향상된다.

Claims (5)

1. 콘택홀이 형성된 절연층이 상면에 형성되어 상기 콘택홀에 의해 반도체기판의 콘택될 부위가 노출된 반도체장치의 콘택부에 있어서, 상기 반도체기판의 콘택부위에 트렌치가 형성된 반도체장치의 콘택부.
2. 콘택홀이 형성된 절연층이 상면에 형성되어 상기 콘택홀에 의해 반도체기판의 콘택될 부위가 노출된 반도체장치의 콘택부에 있어서, 상기 반도체기판의 콘택될 부위에 형성된 트렌치와, 상기 트렌치의 바닥면에 접하여 상부로 향하며 상기 트렌치 보다 둘레가 작은 막대형 전도체가 형성된 반도체장치의 콘택부.
3. 제2항에 있어서, 상기 막대형 전도체는 불순물이 도핑된 에피택셜층으로 형성된 것이 특징인 반도체장치의 콘택부.
4. 반도체장치의 콘택부 형성방법에 있어서, 반도체기판 상에 절연층을 형성하는 단계와, 상기 절연층을 사진식각하여 콘택홀을 형성하여 상기 반도체기판의 콘택부위를 노출시키는 단계와, 상기 콘택홀에 의해 노출된 반도체기판을 상기 절연층에 대하여 선택적으로 소정 깊이로 식각하여 트렌치를 형성하는 단계를 포함하는 반도체장치의 콘택부 형성 방법.
5. 반도체장치의 콘택부 형성방법에 있어서, 반도체기판의 콘택될 부위를 소정 깊이로 식각하여 트렌치를 형성하는 단계와, 상기 반도체기판의 전면에 상기 트렌치를 채우도록 절연층을 형성하는 단계와, 상기 트렌치 부위의 절연층을 상기 트렌치의 바닥면이 노출되도록 식각하여 상기 트렌치 보다 둘레가 작고 상기 트렌치에 포함되는 홈을 형성하는 단계와, 상기 반도체기판의 상기 홈에 의해 노출된 부분에 소정 높이의 에피텍셜층을 막대형으로 성장시키는 단계와, 상기 절연층을 제거하여 상기 에피택셜층의 표면 및 트렌치의 내면을 노출시키는 단계를 포함하는 반도체장치의 콘택부 형성방법.