KR960015518A - 신호 처리기 - Google Patents

신호 처리기 Download PDF

Info

Publication number
KR960015518A
KR960015518A KR1019950037271A KR19950037271A KR960015518A KR 960015518 A KR960015518 A KR 960015518A KR 1019950037271 A KR1019950037271 A KR 1019950037271A KR 19950037271 A KR19950037271 A KR 19950037271A KR 960015518 A KR960015518 A KR 960015518A
Authority
KR
South Korea
Prior art keywords
processing means
data
processing
signal processor
control
Prior art date
Application number
KR1019950037271A
Other languages
English (en)
Other versions
KR100230159B1 (ko
Inventor
신이찌 야마시따
가즈히꼬 하루마
Original Assignee
미따라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP26371994A external-priority patent/JP3599385B2/ja
Priority claimed from JP26371894A external-priority patent/JP3507147B2/ja
Priority claimed from JP26371794A external-priority patent/JP3507146B2/ja
Application filed by 미따라이 후지오, 캐논 가부시끼가이샤 filed Critical 미따라이 후지오
Publication of KR960015518A publication Critical patent/KR960015518A/ko
Application granted granted Critical
Publication of KR100230159B1 publication Critical patent/KR100230159B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42692—Internal components of the client ; Characteristics thereof for reading from or writing on a volatile storage medium, e.g. Random Access Memory [RAM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4435—Memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Television Signal Processing For Recording (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Multi Processors (AREA)

Abstract

신호 처리기는 서로 상이한 각종 처리를 수행하는 다수의 처리 회로와, 각 처리 회로에 공통으로 제공되는 메모리 회로와, 각 처리 회로와 메모리 수단 사이에 액세스 제어를 수행하는 제어 회로를 포함하고, 제어 회로는 각 처리 회로에 따라 상이한 단위로 어드레스 제어를 수행한다.

Description

신호 처리기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따르는 신호처리기의 구성을 도시한 블럭도
제2A 및 제2B도는 각각 제1도에 도시된 메모리의 구성을 개념적으로 설명하는 블럭도로서,
제2A도는 전체 구성을 도시하고,
제2B도는 전형적인 감지 증폭기를 도시하는 블럭도,
제3도는 제2A 및 제2B도에 도시된 메모리에 대한 각 처리 블럭의 액세스 대응관계를 설명하는 블럭도.

Claims (15)

  1. 서로 상이한 각종 처리를 수행하는 다수의 처리 수단과; 상기 다수의 처리 수단에 공통으로 제공되는 메모리 수단과; 각 처리 수단과 메모리 수단 사이에 액세스 제어를 수행하는 제어 수단을 포함하고, 상기 제어수단은 상기 각 처리 수단에 따라 상이한 단위로 어드레스 제어를 수행하는 신호 처리기.
  2. 제1항에 있어서, 상기 처리 수단은 화상 데이타 I/O수단, 오디오 데이타 처리 수단, 부호화/복호화 단, 오류 정정 수단 및 부호화 데이타 I/O수단을 포함하는 신호 처리기.
  3. 제1항에 있어서, 상기 처리 수단은 SDRAM을 포함하는 신호 처리기.
  4. 서로 상이한 각종 처리를 수행하는 다수의 처리 수단과; 상기 다수의 처리 수단에 공통으로 제공되는 메모리 수단과; 각 처리 수단과 메모리 수단 사이에 액세스 제어를 수행하는 제어 수단을 포함하고, 상기 제어수단은 고 처리 우선순위를 가지는 데이타의 액세스를 우선적으로 수행하므로써 시분합 처리를 수행하는 신호처리기.
  5. 제4항에 있어서, 상기 처리 수단은 화상 데이타 I/O 수단, 오디오 데이타 처리 수단, 부호화/복호화 , 오류 정정 수단 및 부호와 데이타 I/O수단을 포함하는 선호 처리기.
  6. 제4항에 있어서, 상기 처리 수단은 SDRAM-을 포함하는 신호 처리기.
  7. 제4항에 있어서, 상기 제어 수단은 입력 데이타 처리에 최고 우선순위를 배정하는 신호 처리기.
  8. 서로 상이한 각종 처리를 수행하는 다수의 처리 수단과; 상기 다수의 처리 수단에 공통으로 제공되는 메모 수단과; 처리할 다수 유형의 데이타에 따라 각각 매개변수를 설정하는 수단과; 각 처리 수단과 메모리수단 사이에 액세스 제어를 수행하는 제어 수단을 포함하고, 상기 제어 수단은 상기 데이타에 따르는 매개변수에 따라 상기 어드레스 제어를 상이하게 만드는 신호 처리기.
  9. 제8항에 있어서, 상기 처리 수단은 화상 데이타 I/O수단, 오디오 데이타 처리 수단, 부호화/복호화 수단, 오류 정정 수단 및 부호화 데이타 I/O수단을 포함하는 신호 처리기.
  10. 제8항에 있어서, 상기 처리 수단은 SDRAM을 포함하는 신호 처리기.
  11. 서로 상이한 각종 처리를 수행하는 다수의 처리 수단과; 상기 다수의 처리 수단에 공통으로 제공되는 메모리 수단과; 동작 모드를 지정하는 모드 지정 수단과; 상기 모드 지정 모드가 지정하는 동작 모드에 따라 각 처리 수단과 메모리 수단 사이에 액세스 제어를 수행하는 제어 수단을 포함하고, 상기 제어 수단은 상기 데이타에 따르는 동작 모드에 따라 상기 어드레스 제어의 우선순위를 상이하게 만드는 신호 처리기.
  12. 제11항에 있어서, 상기 동작 모드는 정규 모드 및 검색 모드를 포함하는 신호 처리기.
  13. 서로 상이한 각종 처리를 수행하는 다수의 처리 수단과; 상기 다수의 처리 수단에 공통으로 제공되는 고속으로 소정 단위로 데이타를 전송할 수 있는 입력/출력부를 가지는 메모리 수단을 포함하고, 상기 입력/출력부에서 고속으로 전송될 수 있는 데이타의 상기 소정 단위는 상기 각 수단에서 데이타 단위에 대응하는 신호처리기.
  14. 제13항에 있어서, 상기 메모리 수단은 소정량의 데이타를 전송할 수 있는 감지 증폭기와 상기 데이터를 저장하는 메모리 셀이 제공되는 SDRAM인 신호 처리기.
  15. 제13항에 있어서, 상기 처리 수단은 화상 데이타 I/O수단, 오디오 데이타 처리 수단, 부호화/복호화수단, 오류 정정 수단 및 부호화 데이타 I/O 수단을 포함하는 신호 처리기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950037271A 1994-10-27 1995-10-26 신호 처리기 KR100230159B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP94-263718 1994-10-27
JP26371994A JP3599385B2 (ja) 1994-10-27 1994-10-27 信号処理装置及びその方法
JP94-263717 1994-10-27
JP26371894A JP3507147B2 (ja) 1994-10-27 1994-10-27 信号処理装置及びその方法
JP94-263719 1994-10-27
JP26371794A JP3507146B2 (ja) 1994-10-27 1994-10-27 信号処理装置及びその方法

Publications (2)

Publication Number Publication Date
KR960015518A true KR960015518A (ko) 1996-05-22
KR100230159B1 KR100230159B1 (ko) 1999-11-15

Family

ID=27335247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037271A KR100230159B1 (ko) 1994-10-27 1995-10-26 신호 처리기

Country Status (5)

Country Link
US (3) US6330644B1 (ko)
EP (2) EP0710029B1 (ko)
KR (1) KR100230159B1 (ko)
CN (1) CN1160641C (ko)
DE (2) DE69526025T2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6058459A (en) * 1996-08-26 2000-05-02 Stmicroelectronics, Inc. Video/audio decompression/compression device including an arbiter and method for accessing a shared memory
US6091768A (en) * 1996-02-21 2000-07-18 Bru; Bernard Device for decoding signals of the MPEG2 type
KR100194039B1 (ko) * 1996-04-19 1999-06-15 윤종용 엠펙 시스템의 우선순위 처리회로
JP3825888B2 (ja) * 1996-07-19 2006-09-27 キヤノン株式会社 信号処理装置／方法及びメモリ記憶方法
US5812789A (en) * 1996-08-26 1998-09-22 Stmicroelectronics, Inc. Video and/or audio decompression and/or compression device that shares a memory interface
GB2329802B (en) * 1997-06-28 1999-08-18 United Microelectronics Corp Adaptive-selection method for memory access priority control in MPEG processor
NL1007453C2 (nl) * 1997-11-05 1999-05-07 United Microelectronics Corp Zich aanpassende kieswerkwijze voor het regelen van de geheugentoegangsprioriteit in een MPEG-processor.
DE69825710T2 (de) * 1997-11-28 2005-07-14 Matsushita Electric Industrial Co., Ltd., Kadoma Audio-Video Dekodierungssystem
JPH11306640A (ja) * 1998-04-21 1999-11-05 Sony Corp 記録再生装置および方法、提供媒体、並びに記録媒体
EP0997297B1 (en) 1998-05-18 2003-05-14 Seiko Epson Corporation Ink-jet recorder and ink cartridge
CN1147051C (zh) * 1998-05-27 2004-04-21 Ntt移动通信网株式会社 防错方法和防错装置
JP3202700B2 (ja) 1998-10-20 2001-08-27 松下電器産業株式会社 信号処理装置
IL160386A (en) * 1999-04-06 2005-11-20 Broadcom Corp Video encoding and video/audio/data multiplexing device
US7100000B1 (en) * 1999-05-28 2006-08-29 International Business Machines Corporation System and methods for processing audio using multiple speech technologies
FR2800551B1 (fr) * 1999-11-03 2002-01-04 St Microelectronics Sa Decodeur mpeg utilisant une memoire partagee
US6785743B1 (en) * 2000-03-22 2004-08-31 University Of Washington Template data transfer coprocessor
US6920572B2 (en) * 2000-11-15 2005-07-19 Texas Instruments Incorporated Unanimous voting for disabling of shared component clocking in a multicore DSP device
US6630964B2 (en) * 2000-12-28 2003-10-07 Koninklijke Philips Electronics N.V. Multi-standard channel decoder for real-time digital broadcast reception
SG105533A1 (en) * 2002-01-31 2004-08-27 St Microelectronics Asia Memory transfer controller and method of transfer control of video line data and macroblock data
JP4340120B2 (ja) * 2002-10-29 2009-10-07 株式会社リコー 画像形成装置、記憶領域取得方法
US20050096918A1 (en) * 2003-10-31 2005-05-05 Arun Rao Reduction of memory requirements by overlaying buffers
EP1739672A1 (en) * 2005-07-01 2007-01-03 Deutsche Thomson-Brandt Gmbh Method and apparatus for managing memory accesses in an AV decoder
EP1739675B1 (en) * 2005-07-01 2011-04-06 Thomson Licensing Method and apparatus for managing memory accesses in an AV decoder
JP2008090451A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 記憶装置
DE102006055930A1 (de) * 2006-11-27 2008-05-29 Siemens Ag Bildverarbeitungssystem zum Verarbeiten wenigstens eines Bild-Datensatzes mit einer schnellen Bildverarbeitungsvorrichtung und Verfahren zum Bildverarbeiten
KR100792848B1 (ko) * 2006-12-21 2008-01-14 주식회사 포스코 축 하중 지지장치
US7687084B2 (en) * 2007-08-06 2010-03-30 Tien Linsheng W Cool-pet system
JP5111191B2 (ja) * 2008-03-27 2012-12-26 ルネサスエレクトロニクス株式会社 データ処理装置、画像符号化復号装置、データ処理システム及び画像処理装置
TWI421682B (zh) * 2010-03-08 2014-01-01 Novatek Microelectronics Corp 記憶體控制系統及方法
CN102200947A (zh) * 2010-03-24 2011-09-28 承景科技股份有限公司 存储器管理方法与相关存储器装置
JP6439296B2 (ja) * 2014-03-24 2018-12-19 ソニー株式会社 復号装置および方法、並びにプログラム
US20170177435A1 (en) * 2015-12-16 2017-06-22 Cognitive Systems Corp. Sharing Memory Between Processors in a Wireless Sensor Device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4449183A (en) * 1979-07-09 1984-05-15 Digital Equipment Corporation Arbitration scheme for a multiported shared functional device for use in multiprocessing systems
JPS5652454A (en) * 1979-10-05 1981-05-11 Hitachi Ltd Input/output control method of variable word length memory
DE3788038T2 (de) 1986-11-20 1994-03-17 Matsushita Electric Ind Co Ltd Informationsschnittgerät.
JPH03232070A (ja) * 1990-02-08 1991-10-16 Hitachi Ltd 画像処理装置
JP3321802B2 (ja) 1990-06-28 2002-09-09 キヤノン株式会社 ディジタル信号処理装置
NL9100218A (nl) * 1991-02-07 1992-09-01 Philips Nv Encodeer/decodeer-schakeling, alsmede digitaal video-systeem voorzien van de schakeling.
JPH06197334A (ja) * 1992-07-03 1994-07-15 Sony Corp 画像信号符号化方法、画像信号復号化方法、画像信号符号化装置、画像信号復号化装置及び画像信号記録媒体
JP3278756B2 (ja) 1992-09-10 2002-04-30 日本テキサス・インスツルメンツ株式会社 画像処理方法及び装置
CA2107727C (en) 1992-10-07 1999-06-01 Hiroaki Ueda Synchronous compression and reconstruction system
JPH07240844A (ja) 1993-03-19 1995-09-12 Mitsubishi Electric Corp 画像データ処理装置および画像データ処理方法
JP3200500B2 (ja) * 1993-05-27 2001-08-20 株式会社日立製作所 ディスク装置及びディスク制御方法
US5553220A (en) * 1993-09-07 1996-09-03 Cirrus Logic, Inc. Managing audio data using a graphics display controller
US5432804A (en) * 1993-11-16 1995-07-11 At&T Corp. Digital processor and viterbi decoder having shared memory
US5450542A (en) * 1993-11-30 1995-09-12 Vlsi Technology, Inc. Bus interface with graphics and system paths for an integrated memory system
US5671392A (en) * 1995-04-11 1997-09-23 United Memories, Inc. Memory device circuit and method for concurrently addressing columns of multiple banks of multi-bank memory array
US5761516A (en) * 1996-05-03 1998-06-02 Lsi Logic Corporation Single chip multiprocessor architecture with internal task switching synchronization bus
US6057862A (en) * 1997-07-01 2000-05-02 Memtrax Llc Computer system having a common display memory and main memory
US6173356B1 (en) * 1998-02-20 2001-01-09 Silicon Aquarius, Inc. Multi-port DRAM with integrated SRAM and systems and methods using the same
US6499072B1 (en) * 1999-09-02 2002-12-24 Ati International Srl Data bus bandwidth allocation apparatus and method

Also Published As

Publication number Publication date
EP1158808B1 (en) 2006-08-09
CN1144361A (zh) 1997-03-05
US7114039B2 (en) 2006-09-26
CN1160641C (zh) 2004-08-04
DE69535164D1 (de) 2006-09-21
US6732240B2 (en) 2004-05-04
KR100230159B1 (ko) 1999-11-15
DE69526025T2 (de) 2002-08-22
DE69526025D1 (de) 2002-05-02
DE69535164T2 (de) 2007-06-28
EP0710029B1 (en) 2002-03-27
EP1158808A3 (en) 2003-11-12
EP1158808A2 (en) 2001-11-28
US20020019914A1 (en) 2002-02-14
EP0710029A2 (en) 1996-05-01
EP0710029A3 (en) 1997-09-24
US20030212867A1 (en) 2003-11-13
US6330644B1 (en) 2001-12-11

Similar Documents

Publication Publication Date Title
KR960015518A (ko) 신호 처리기
EP0213843B1 (en) Digital processor control
US5619670A (en) Address decoder with small circuit scale and address area expansion capability
JPS6148174B2 (ko)
KR960029969A (ko) 파이프라인 처리기능을 갖는 데이타프로세서
KR860009421A (ko) 논리기능을 가진 기억회로
KR940005031A (ko) 교환시스템의 사용중 소프트웨어 버젼 변경 방법
JPH0512119A (ja) キヤツシユメモリ回路
KR100192320B1 (ko) 롬 어드레스 디코딩방법
KR910010299A (ko) 프로그래머블 콘트롤러의 비트연산 처리회로
JP2906449B2 (ja) ビットマップディスプレイ制御装置
JPH0713758A (ja) 命令デコード方法
JPH04137138A (ja) 情報処理装置
JPH0368029A (ja) メッセージ本文の出力方式
JPS60221843A (ja) 判定装置
JPS62143139A (ja) マイクロプログラム制御装置
JPH02133841A (ja) データストア制御方式
JPH02162458A (ja) 並列処理装置
KR850003599A (ko) 데이타처리 시스템의 주기억 어드레스 제어시스템
JPH11316731A (ja) データ入出力処理装置
JPS6320631A (ja) レジスタ選択方式
KR890003180A (ko) 교환기의 카드 종별 및 포트 확인방법
JPH0724160B2 (ja) 連想記憶装置
JPS62232033A (ja) マイクロプログラム制御装置
JPH0323938B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120719

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130726

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140728

Year of fee payment: 16

EXPY Expiration of term