TWI421682B - 記憶體控制系統及方法 - Google Patents

記憶體控制系統及方法 Download PDF

Info

Publication number
TWI421682B
TWI421682B TW099106661A TW99106661A TWI421682B TW I421682 B TWI421682 B TW I421682B TW 099106661 A TW099106661 A TW 099106661A TW 99106661 A TW99106661 A TW 99106661A TW I421682 B TWI421682 B TW I421682B
Authority
TW
Taiwan
Prior art keywords
memory
request
conversion unit
bandwidth
instruction
Prior art date
Application number
TW099106661A
Other languages
English (en)
Other versions
TW201131354A (en
Inventor
Te Lin Ping
I Huan Huang
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW099106661A priority Critical patent/TWI421682B/zh
Priority to US13/042,013 priority patent/US8499126B2/en
Publication of TW201131354A publication Critical patent/TW201131354A/zh
Priority to US13/912,239 priority patent/US8966192B2/en
Application granted granted Critical
Publication of TWI421682B publication Critical patent/TWI421682B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

記憶體控制系統及方法
本發明是有關於一種記憶體控制系統及方法，且特別是有關於一種可以最佳化記憶體使用效能之記憶體控制系統及方法。
當記憶體在進行資料的寫入/讀取時，須依序執行包括活化(activate)、寫入/讀取指令及預充電等步驟，方能存取資料。不同來源的請求指令對記憶體的存取方式不同。以電視系統中的顯示控制器為例，顯示控制器係用以顯示影像圖框，其顯示請求指令係如第1圖所示，以逐行(line)存取的方式對記憶體進行資料存取的動作。由於採逐行存取的顯示請求指令所存取的資料在記憶體中均為連續的，故資料的存取可採用管線(pipeline)的方式，以達到最佳記憶體頻寬利用率。
另外，以視訊解碼器為例，其解碼請求指令係如第2圖所示，以區塊(block)存取的方式對記憶體進行資料存取的動作。然而採區塊存取的解碼請求指令在切換記憶體位址時可能發生頁(page)位址未擊中但庫(bank)位址擊中的現象，如此將無法採用管線的方式隱藏活化指令的步驟，導致效能降低，無法達到最佳記憶體頻寬利用率。是故，分塊(tiling)機制被提出，其藉由重新對映記憶體位址，使得視訊解碼器雖然以區塊為單位存取記憶體，但存取的資料在記憶體的位址是連續的，可大幅降低頁位址未被擊中的情況，提升記憶體頻寬利用率。
然而，現今市面上的電視系統中通常都內含顯示控制器及視訊解碼器，亦即單一系統中存在逐行存取與區塊存取兩種記憶體存取方式。如此一來，若採用逐行存取，則視訊解碼器存取記憶體的效能變差；若採用分塊機制以重新對映記憶體位址，則顯示控制器存取記憶體的效能變差。亦即，在傳統的記憶體存取技術下，包括兩種記憶體存取方式的系統無法達到最佳化的記憶體頻寬利用率。
本發明係有關於一種記憶體控制系統及方法，利用分類佇列匯集同類型的請求指令，並視需求而對應到獨立的轉換機制，以達到最佳化整體系統效能的目的。
根據本發明之第一方面，提出一種記憶體控制系統，包括一第一佇列單元、一第二佇列單元、一第一轉換單元、一第二轉換單元、一仲裁器以及一控制單元。第一佇列單元用以暫存多個第一請求指令，此些第一請求指令對於一記憶體的存取方式為逐行存取。第二佇列單元用以暫存複數個第二請求指令，此些第二請求指令對於記憶體的存取方式為區塊存取。第一轉換單元用以選擇性地重新指派此些第一請求指令對應的記憶體位址。第二轉換單元用以選擇性地重新指派此些第二請求指令對應的記憶體位址。仲裁器耦接至第一轉換單元及第二轉換單元，用以執行此些第一請求指令及此些第二請求指令對於記憶體的即時排程。控制單元用以比較此些第一請求指令的頻寬與此些第二請求指令的頻寬，並依據比較的結果控制第一轉換單元及第二轉換單元是否執行重新指派的動作。
根據本發明之第二方面，提出一種記憶體控制方法，包括下列步驟。利用一第一佇列單元暫存多個第一請求指令，此些第一請求指令對於一記憶體的存取方式為逐行存取。利用一第二佇列單元暫存多個第二請求指令，此些第二請求指令對於記憶體的存取方式為區塊存取。利用一仲裁器執行此些第一請求指令及此些第二請求指令對於記憶體的即時排程。利用一控制單元比較此些第一請求指令的頻寬與此些第二請求指令的頻寬，並依據比較的結果控制一第一轉換單元選擇性地重新指派此些第一請求指令對應的記憶體位址，且控制一第二轉換單元選擇性地重新指派此些第二請求指令對應的記憶體位址。
為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：
本發明係提出一種記憶體控制系統及方法，利用分類佇列將不同類型的請求指令分類，並使其具有各自獨立的位址轉換機制，再視需求而動態選擇位址轉換機制，以達到最佳化整體系統效能的目的。
請參照第3圖，其繪示依照本發明較佳實施例之記憶體控制系統之方塊圖。記憶體控制系統100包括一第一佇列(queue)單元110、一第二佇列單元120、一第三佇列依單元130、一第一轉換單元115、一第二轉換單元125、一仲裁器(arbiter)140以及一控制單元150。第一佇列單元110用以暫存多個第一請求(request)指令，此些第一請求指令對於一記憶體60的存取方式為逐行存取。第二佇列單元120用以暫存多個第二請求指令，此些第二請求指令對於記憶體60的存取方式為區塊存取。其中，第一請求指令例如為顯示請求指令，用以顯示影像圖框；第二請求指令例如為解碼請求指令，用以進行資料解碼，然並不限制。第三佇列單元130用以暫存其他類型的請求指令，例如來自中央處理器30、音頻控制器40或周邊控制器50等其他類型的請求指令。亦即，不同類型的請求指令被分類而被暫存於不同的佇列單元。
第一轉換單元115耦接至第一佇列單元110，係受控於控制單元150以選擇性地重新指派多個第一請求指令對應的記憶體位址，使得此些第一請求指令對於記憶體60的存取方式由逐行存取轉換為區塊存取。第二轉換單元125耦接至第二佇列單元120，係受控於控制單元150以選擇性地重新指派多個第二請求指令對應的記憶體位址，使得此些第二請求指令對記憶體60的存取方式由區塊存取轉換為逐行存取。亦即，此些第二請求指令在被重新指令記憶體位址後所存取的資料在記憶體60的位址是連續的。
仲裁器140耦接至第一轉換單元115、第二轉換單元125及第三佇列單元130，執行第一佇列單元11()的多個第一請求指令、第二佇列單元120的多個第二請求指令及第三佇列單元130的其他請求指令對於記憶體60的即時排程。控制單元150比較此些第一請求指令的頻寬與此些第二請求指令的頻寬，並依據比較的結果控制第一轉換單元115及第二轉換單元125是否執行重新指派記憶體位址的動作。
控制單元150包括一暫存器152以及一微控制器154。暫存器152耦接至第一轉換單元115及第二轉換單元125。微控制器154用以計算此些第一請求指令的頻寬與此些第二請求指令的頻寬，並依據計算的結果輸出一第一控制指令至暫存器152以致能或失能第一轉換單元115，且輸出一第二控制指令至暫存器152以致能或失能第二轉換單元125。微控制器154實質上更用以計算此些第一請求指令及此些第二請求指令被重新指派對應的記憶體位址後，對記憶體60進行存取的頻寬。
假定記憶體控制系統100對應至m個逐行存取的要求者L1 ~Lm ，並對應至n個區塊存取的要求者B1 ~Bn ，m與n為正整數。此外，假定用以從記憶體60存取供顯示用途的資料之第一/第二請求指令的重新指派機制為f(x)，用以從記憶體60存取供解碼用途之第二請求指令的重新指派機制為g(x)。若L(X)與B(X)分別代表逐行存取與區塊存取的要求者的頻寬，則逐行存取的要求者L1 ~Lm 的頻寬分別為L(L1 )~L(Lm )，區塊存取的要求者B1 ~Bn 的頻寬分別為B(B1 )~B(Bn )。
當微控制器154判斷此些第一請求指令的頻寬超過此些第二請求指令的頻寬達一第一臨界值，亦即逐行存取的此些第一請求指令的頻寬需求高於區塊存取的此些第二請求指令的頻寬需求，則微控制器154輸出第一控制指令及第二控制指令至暫存器152，以分別失能第一轉換單元115及第二轉換單元125。此時，微控制器154計算得到整體頻寬BW為L(L1 )+L(L2 )+...+L(Lm )+B(B1 )+B(B2 )+...+B(Bn )，需在記憶體60所能提供的頻寬範圍內。其中，第一請求指令例如為顯示請求指令，第二請求指令例如為解碼請求指令，則代表用來顯示的頻寬需求高(例如顯示高畫質影像)，微控制器154會失能第一轉換單元115及第二轉換單元125以關閉重新指派機制f(x)與g(x)，以達到最佳記憶體頻寬利用率。
當微控制器154判斷此些第二請求指令的頻寬超過此些第一請求指令的頻寬達一第二臨界值，亦即區塊存取的此些第二請求指令的頻寬需求高於逐行存取的此些第一請求指令的頻寬需求，則微控制器154輸出第一控制指令及第二控制指令至暫存器152，以分別致能第一轉換單元115及第二轉換單元125。此時，微控制器154計算得到動態調整頻寬BWd 為L2B(L1 )+L2B(L2 )+...+L2B(Lm )+B2L(B1 )+B2L(B2 )+...+B2L(Bn )，需在記憶體60所能提供的頻寬範圍內。其中，第一請求指令例如為顯示請求指令，第二請求指令例如為解碼請求指令，則代表用來顯示的頻寬需求低，微控制器154會致能第一轉換單元115及第二轉換單元125以啟動重新指派機制f(x)與g(x)，以達到最佳記憶體頻寬利用率。
當微控制器154判斷記憶體控制系統100的一上限頻寬低於一第三臨界值，亦即記憶體60所能提供的頻寬有限，則微控制器154輸出第一控制指令以失能第一轉換單元115，並輸出第二控制指令以重新指派非對應於顯示用途資料之其他第二請求指令對應的記憶體位址。其中，若第一請求指令例如為顯示請求指令，第二請求指令例如為解碼請求指令，且r表示非對應於顯示用途資料之要求者的個數，則微控制器154計算得到動態調整頻寬BWd 為L(L1 )+L(L2 )+...+L(Lm )+B2L(B1 )+B2L(B2 )+...+B2L(Br )+B(Br+1 )+...+B(Bn )，需在記憶體60所能提供的頻寬範圍內。此時，微控制器154關閉重新指派機制f(x)，並啟動重新指派機制g(x)，以達到最佳記憶體頻寬利用率。
此外，微控制器154更可以計算部份第一請求指令及部份第二請求指令被重新指派對應的記憶體位址後，對記憶體60進行存取的頻寬。假定p表示由逐行存取轉換成區塊存取之要求者的個數，q表示由區塊存取轉換成逐行存取之要求者的個數，則微控制器154計算得到動態調整頻寬BWd 為L2B(L1 )+L2B(L2 )+...+L2B(Lp )+L(Lp+1 )+L(Lp+2 )+...+L(Lm )+B2L(B1 )+B2L(B2 )+...+B2L(Bq )+B(Bq+1 )+B(Bq+2 )+...+B(Bn )。亦即，藉由調整p及q的值可以得到不同設定時的動態調整頻寬BWd 。是故，可以視不同的產品應用中，不同記憶體的頻寬需求來調整p及q的值以提供合適的動態調整頻寬BWd 。如此，不僅可以達到最佳記憶體頻寬利用率，亦可以提供產品最適化及成本最低化的優點。
此外，本發明更提供一種記憶體控制方法，包括下列步驟。利用一第一佇列單元暫存多個第一請求指令，此些第一請求指令對於一記憶體的存取方式為逐行存取。利用一第二佇列單元暫存多個第二請求指令，此些第二請求指令對於記憶體的存取方式為區塊存取。利用一仲裁器執行此些第一請求指令及此些第二請求指令對於記憶體的即時排程。利用一控制單元比較此些第一請求指令的頻寬與此些第二請求指令的頻寬，並依據比較的結果控制一第一轉換單元選擇性地重新指派此些第一請求指令對應的記憶體位址，且控制一第二轉換單元選擇性地重新指派此些第二請求指令對應的記憶體位址。
上述之記憶體控制方法，其操作原理係已詳述於記憶體控制系統100的相關描述中，故於此不再重述。
本發明上述實施例所揭露之記憶體控制系統及方法，具有多項優點，以下僅列舉部分優點說明如下：本發明之記憶體控制系統及方法，利用分類佇列將不同類型的請求指令分類，並使其具有各自獨立的位址轉換機制，再視產品應用的需求而動態選擇位址轉換機制，以提供合適的動態調整頻寬，故不僅可以達到最佳化整體系統效能的目的，亦可以提供產品最適化及成本最低化的優點。
綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
30．．．中央處理器
40．．．音頻控制器
50．．．周邊控制器
60．．．記憶體
100．．．記憶體控制系統
110．．．第一佇列單元
115．．．第一轉換單元
120．．．第二佇列單元
125．．．第二轉換單元
130．．．第三佇列單元
140．．．仲裁器
150．．．控制單元
152．．．暫存器
154．．．微控制器
L1 ~Lm 、B1 ~Bn ．．．要求者
第1圖繪示傳統顯示控制器對記憶體進行逐行存取的示意圖。
第2圖繪示傳統視訊解碼器對記憶體進行區塊存取的示意圖。
第3圖繪示依照本發明較佳實施例之記憶體控制系統之方塊圖。
30．．．中央處理器
40．．．音頻控制器
50．．．周邊控制器
60．．．記憶體
100．．．記憶體控制系統
110．．．第一佇列單元
115．．．第一轉換單元
120．．．第二佇列單元
125．．．第二轉換單元
130．．．第三佇列單元
140．．．仲裁器
150．．．控制單元
152．．．暫存器
154．．．微控制器
L1 ~Lm 、B1 ~Bn ．．．要求者

Claims (20)

  1. 一種記憶體控制系統，包括：一第一佇列單元，用以暫存複數個第一請求指令，該些第一請求指令對於一記憶體的存取方式為逐行存取；一第二佇列單元，用以暫存複數個第二請求指令，該些第二請求指令對於該記憶體的存取方式為區塊存取；一第一轉換單元，用以選擇性地重新指派該些第一請求指令對應的記憶體位址；一第二轉換單元，用以選擇性地重新指派該些第二請求指令對應的記憶體位址；一仲裁器，耦接至該第一轉換單元及該第二轉換單元，用以執行該些第一請求指令及該些第二請求指令對於該記憶體的即時排程；以及一控制單元，用以比較該些第一請求指令的頻寬與該些第二請求指令的頻寬，並依據比較的結果控制該第一轉換單元及該第二轉換單元是否執行重新指派的動作。
  2. 如申請專利範圍第1項所述之記憶體控制系統，其中該些第一請求指令係為複數個顯示請求指令。
  3. 如申請專利範圍第1項所述之記憶體控制系統，其中該些第二請求指令係為複數個解碼請求指令。
  4. 如申請專利範圍第1項所述之記憶體控制系統，其中該第一轉換單元係受控於該控制單元，以選擇性地重新指派該些第一請求指令對應的記憶體位址，使得該些第一請求指令對於該記憶體的存取方式由逐行存取轉換為區塊存取。
  5. 如申請專利範圍第1項所述之記憶體控制系統，其中該第二轉換單元係受控於該控制單元，以選擇性地重新指派該些第二請求指令對應的記憶體位址，使得該些第二請求指令對該記憶體的存取方式由區塊存取轉換為逐行存取。
  6. 如申請專利範圍第1項所述之記憶體控制系統，其中該控制單元包括：一暫存器，用以耦接至該第一轉換單元及該第二轉換單元；以及一微控制器，用以計算該些第一請求指令的頻寬與該些第二請求指令的頻寬，並依據計算的結果輸出一第一控制指令至該暫存器以致能或失能該第一轉換單元，且輸出一第二控制指令至該暫存器以致能或失能該第二轉換單元。
  7. 如申請專利範圍第6項所述之記憶體控制系統，其中該微控制器更用以計算該些第一請求指令及該些第二請求指令被重新指派對應的記憶體位址後，對該記憶體進行存取的頻寬。
  8. 如申請專利範圍第6項所述之記憶體控制系統，其中當該微控制器判斷該些第一請求指令的頻寬超過該些第二請求指令的頻寬達一第一臨界值，該微控制器輸出該第一控制指令及該第二控制指令以分別失能該第一轉換單元及該第二轉換單元。
  9. 如申請專利範圍第6項所述之記憶體控制系統，其中當該微控制器判斷該些第二請求指令的頻寬超過該些第一請求指令的頻寬達一第二臨界值，該微控制器輸出該第一控制指令及該第二控制指令以分別致能該第一轉換單元及該第二轉換單元。
  10. 如申請專利範圍第6項所述之記憶體控制系統，其中部份之該些第二請求指令從該記憶體存取的資料係為顯示用途，當該記憶體控制系統的一上限頻寬低於一第三臨界值，該微控制器輸出該第一控制指令以失能該第一轉換單元，並輸出該第二控制指令以重新指派非對應於顯示用途資料之其他該些第二請求指令對應的記憶體位址。
  11. 一種記憶體控制方法，包括：利用一第一佇列單元暫存複數個第一請求指令，該些第一請求指令對於一記憶體的存取方式為逐行存取；利用一第二佇列單元暫存複數個第二請求指令，該些第二請求指令對於該記憶體的存取方式為區塊存取；利用一仲裁器執行該些第一請求指令及該些第二請求指令對於該記憶體的即時排程；以及利用一控制單元比較該些第一請求指令的頻寬與該些第二請求指令的頻寬，並依據比較的結果控制一第一轉換單元選擇性地重新指派該些第一請求指令對應的記憶體位址，且控制一第二轉換單元選擇性地重新指派該些第二請求指令對應的記憶體位址。
  12. 如申請專利範圍第11項所述之記憶體控制方法，其中該些第一請求指令係為複數個顯示請求指令。
  13. 如申請專利範圍第11項所述之記憶體控制方法，其中該些第二請求指令係為複數個解碼請求指令。
  14. 如申請專利範圍第11項所述之記憶體控制方法，更包括：利用該控制單元控制該第一轉換單元選擇性地將重新指派該些第一請求指令對應的記憶體位址，使得該些第一請求指令對於該記憶體的存取方式由逐行存取轉換為區塊存取。
  15. 如申請專利範圍第11項所述之記憶體控制方法，更包括：利用該控制單元控制該第二轉換單元選擇性地重新指派該些第二請求指令對應的記憶體位址，使得該些第二請求指令對該記憶體的存取方式由區塊存取轉換為逐行存取。
  16. 如申請專利範圍第11項所述之記憶體控制方法，其中該控制單元包括一暫存器及一微控制器，該記憶體控制方法更包括：利用該微控制器計算該些第一請求指令的頻寬與該些第二請求指令的頻寬，並依據計算的結果輸出一第一控制指令至該暫存器以致能或失能該第一轉換單元，且輸出一第二控制指令至該暫存器以致能或失能該第二轉換單元。
  17. 如申請專利範圍第16項所述之記憶體控制方法，更包括：利用該微控制器計算該些第一請求指令及該些第二請求指令被重新指派對應的記憶體位址後，對該記憶體進行存取的頻寬。
  18. 如申請專利範圍第16項所述之記憶體控制方法，更包括：當該些第一請求指令的頻寬超過該些第二請求指令的頻寬達一第一臨界值，利用該微控制器輸出該第一控制指令及該第二控制指令以分別失能該第一轉換單元及該第二轉換單元。
  19. 如申請專利範圍第16項所述之記憶體控制方法，更包括：當該些第二請求指令的頻寬超過該些第一請求指令的頻寬達一第二臨界值，利用該微控制器輸出該第一控制指令及該第二控制指令以分別致能該第一轉換單元及該第二轉換單元。
  20. 如申請專利範圍第16項所述之記憶體控制方法，其中部份之該些第二請求指令從該記憶體存取的資料係為顯示用途，該記憶體控制方法更包括：當該記憶體控制系統的一上限頻寬低於一第三臨界值，利用該微控制器輸出該第一控制指令以失能該第一轉換單元，並輸出該第二控制指令以重新指派非對應於顯示用途資料之其他該些第二請求指令對應的記憶體位址。
TW099106661A 2010-03-08 2010-03-08 記憶體控制系統及方法 TWI421682B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099106661A TWI421682B (zh) 2010-03-08 2010-03-08 記憶體控制系統及方法
US13/042,013 US8499126B2 (en) 2010-03-08 2011-03-07 Memory control system and method
US13/912,239 US8966192B2 (en) 2010-03-08 2013-06-07 Memory control system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099106661A TWI421682B (zh) 2010-03-08 2010-03-08 記憶體控制系統及方法

Publications (2)

Publication Number Publication Date
TW201131354A TW201131354A (en) 2011-09-16
TWI421682B true TWI421682B (zh) 2014-01-01

Family

ID=44532293

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106661A TWI421682B (zh) 2010-03-08 2010-03-08 記憶體控制系統及方法

Country Status (2)

Country Link
US (2) US8499126B2 (zh)
TW (1) TWI421682B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101835604B1 (ko) * 2011-06-03 2018-03-07 삼성전자 주식회사 메모리를 위한 스케줄러
CN104954796B (zh) * 2014-03-28 2019-06-11 联咏科技股份有限公司 视频处理装置与其视频处理电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182196B1 (en) * 1998-02-20 2001-01-30 Ati International Srl Method and apparatus for arbitrating access requests to a memory
CN1160641C (zh) * 1994-10-27 2004-08-04 佳能株式会社 数据处理器及数据处理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801203B1 (en) * 1999-12-22 2004-10-05 Microsoft Corporation Efficient graphics pipeline with a pixel cache and data pre-fetching
US6778175B2 (en) * 2002-02-05 2004-08-17 Xgi Technology Inc. Method of arbitration of memory request for computer graphics system
US7769198B2 (en) * 2004-01-09 2010-08-03 Broadcom Corporation System, method, apparatus for repeating last line to scalar
JP4707017B2 (ja) * 2006-02-17 2011-06-22 カシオ計算機株式会社 信号処理装置
US20100027663A1 (en) * 2008-07-29 2010-02-04 Qualcomm Incorporated Intellegent frame skipping in video coding based on similarity metric in compressed domain

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1160641C (zh) * 1994-10-27 2004-08-04 佳能株式会社 数据处理器及数据处理方法
US6182196B1 (en) * 1998-02-20 2001-01-30 Ati International Srl Method and apparatus for arbitrating access requests to a memory

Also Published As

Publication number Publication date
US20110219198A1 (en) 2011-09-08
US8966192B2 (en) 2015-02-24
US20130275689A1 (en) 2013-10-17
TW201131354A (en) 2011-09-16
US8499126B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
JP5351145B2 (ja) メモリ制御装置、メモリシステム、半導体集積回路およびメモリ制御方法
TWI430667B (zh) 記憶體位址映射方法及記憶體位址映射電路
WO2012008073A1 (ja) 共有メモリシステム及びその制御方法
US20120206474A1 (en) Blend Equation
US8711170B2 (en) Edge alphas for image translation
JP2009267837A (ja) 復号化装置
US10338816B2 (en) Reducing negative effects of insufficient data throughput for real-time processing
TWI421682B (zh) 記憶體控制系統及方法
KR20150001034A (ko) 메모리 동작을 제어하는 방법 및 장치
US10877811B1 (en) Scheduler for vector processing operator allocation
JP6159478B2 (ja) データ書き込み方法及びメモリシステム
US9070201B2 (en) Image processing apparatus
JP5217786B2 (ja) リクエスト調停装置及びリクエスト調停方法
JP5911548B1 (ja) 共有メモリへのアクセス要求をスケジューリングするための装置、方法およびコンピュータプログラム
US20100057962A1 (en) Arbitration device, arbitration method, and electronic apparatus
US20070255864A1 (en) Information transfer apparatus and information transfer method
JP2007018222A (ja) メモリアクセス制御回路
JP5244909B2 (ja) バッファ容量の利用が改善されたマスストレージシステム
US9547330B2 (en) Processor and control method for processor
JP2014013506A (ja) 情報処理装置、制御方法、及びプログラム
JP2015032241A (ja) メモリインターフェース
JP2009266152A (ja) コントローラ、ハードディスクドライブおよびコントロール方法
US20230342314A1 (en) Memory Request Timeouts Using a Common Counter
CN102196252B (zh) 存储器控制系统及方法
US9747209B1 (en) System and method for improved memory performance using cache level hashing