JP5217786B2 - リクエスト調停装置及びリクエスト調停方法 - Google Patents
リクエスト調停装置及びリクエスト調停方法 Download PDFInfo
- Publication number
- JP5217786B2 JP5217786B2 JP2008217740A JP2008217740A JP5217786B2 JP 5217786 B2 JP5217786 B2 JP 5217786B2 JP 2008217740 A JP2008217740 A JP 2008217740A JP 2008217740 A JP2008217740 A JP 2008217740A JP 5217786 B2 JP5217786 B2 JP 5217786B2
- Authority
- JP
- Japan
- Prior art keywords
- request
- priority
- highest priority
- holding means
- held
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
Description
優先度を有するリクエストを保持する複数のリクエスト保持手段から出力側デバイスへ前記リクエストを出力するにあたり、前記複数のリクエスト保持手段の調停を行うリクエスト調停装置であって、
前記複数のリクエスト保持手段が保持する全てのリクエストのうち最も優先度の高いリクエストを保持しているリクエスト保持手段を最優先リクエスト保持手段に設定する設定手段と、
前記最優先リクエスト保持手段が保持する全てのリクエストのうち最先に保持されたリクエストが前記出力側デバイスへ出力されるよう、前記最優先リクエスト保持手段を制御する制御手段と、
を備えるものである。
優先度を有するリクエストを保持する複数のリクエスト保持手段から出力側デバイスへ前記リクエストを出力するにあたり、前記複数のリクエスト保持手段の調停を行うリクエスト調停方法であって、
(a)前記複数のリクエスト保持手段が保持する全てのリクエストのうち最も優先度の高いリクエストを保持しているリクエスト保持手段を最優先リクエスト保持手段に設定するステップと、
(b)該最優先リクエスト保持手段が保持する全てのリクエストのうち最先に保持されたリクエストが前記出力側デバイスへ出力されるよう、前記最優先リクエスト保持手段を制御するステップと、
を含むものである。
初めに、第1実施形態について説明する。図1は、本発明の第1実施形態であるプロセッサシステム10の構成の概略を示す構成図である。
次に、第2実施形態について説明する。図6は、本発明の第2実施形態であるプロセッサシステム110の構成の概略を示す構成図である。なお、プロセッサシステム110の構成要素のうち、プロセッサシステム10と同じものについては同じ符号を用いており、動作も同じであるため説明を省略する。
Claims (5)
- 優先度を有するリクエストを保持する複数のリクエスト保持手段から出力側デバイスへ前記リクエストを出力するにあたり、前記複数のリクエスト保持手段の調停を行うリクエスト調停装置であって、
前記複数のリクエスト保持手段が保持する全てのリクエストのうち最も優先度の高いリクエストを保持しているリクエスト保持手段を最優先リクエスト保持手段に設定する設定手段と、
前記最優先リクエスト保持手段が保持する全てのリクエストのうち最先に保持されたリクエストが前記出力側デバイスへ出力されるよう、前記最優先リクエスト保持手段を制御する制御手段と、
を備えたリクエスト調停装置。 - 請求項1に記載のリクエスト調停装置であって、
前記複数のリクエスト保持手段が新たな前記リクエストを保持する毎に、該保持したリクエスト保持手段が既に保持しているリクエストのうち該新たなリクエストより優先度の低いものを、該新たなリクエストと同じ優先度にする優先度変更手段、
を備え、
前記設定手段は、前記複数のリクエスト保持手段毎の最先に保持されたリクエストのうち最も優先度の高いリクエストを保持しているリクエスト保持手段を前記最優先リクエスト保持手段に設定する手段である、
リクエスト調停装置。 - 請求項1に記載のリクエスト調停装置であって、
前記複数のリクエスト保持手段に1対1に対応しており、該対応するリクエスト保持手段が保持するリクエストの優先度のうち最も高い優先度を保持する複数の最高優先度保持手段、
を備え、
前記設定手段は、前記複数の最高優先度保持手段のうち最も高い優先度を保持している最高優先度保持手段に対応するリクエスト保持手段を前記最優先リクエスト保持手段に設定する手段である、
リクエスト調停装置。 - 前記出力側デバイスは、複数のバンクを有するメモリであり、
前記各リクエスト保持手段は、前記メモリの各バンクに対応しており、前記リクエストとして自身に対応するバンクへのデータの入出力要求を保持する手段である、
請求項1〜3のいずれか1項に記載のリクエスト調停装置。 - 優先度を有するリクエストを保持する複数のリクエスト保持手段から出力側デバイスへ前記リクエストを出力するにあたり、前記複数のリクエスト保持手段の調停を行うリクエスト調停方法であって、
(a)前記複数のリクエスト保持手段が保持する全てのリクエストのうち最も優先度の高いリクエストを保持しているリクエスト保持手段を最優先リクエスト保持手段に設定するステップと、
(b)該最優先リクエスト保持手段が保持する全てのリクエストのうち最先に保持されたリクエストが前記出力側デバイスへ出力されるよう、前記最優先リクエスト保持手段を制御するステップと、
を含むリクエスト調停方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008217740A JP5217786B2 (ja) | 2008-08-27 | 2008-08-27 | リクエスト調停装置及びリクエスト調停方法 |
US12/548,384 US8356129B2 (en) | 2008-08-27 | 2009-08-26 | Request arbitration apparatus and request arbitration method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008217740A JP5217786B2 (ja) | 2008-08-27 | 2008-08-27 | リクエスト調停装置及びリクエスト調停方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010055246A JP2010055246A (ja) | 2010-03-11 |
JP5217786B2 true JP5217786B2 (ja) | 2013-06-19 |
Family
ID=41726972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008217740A Active JP5217786B2 (ja) | 2008-08-27 | 2008-08-27 | リクエスト調停装置及びリクエスト調停方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8356129B2 (ja) |
JP (1) | JP5217786B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102609378B (zh) * | 2012-01-18 | 2016-03-30 | 中国科学院计算技术研究所 | 一种消息式内存访问装置及其访问方法 |
KR20140131781A (ko) * | 2013-05-06 | 2014-11-14 | 삼성전자주식회사 | 메모리 제어 장치 및 방법 |
US9747658B2 (en) * | 2013-09-06 | 2017-08-29 | Apple Inc. | Arbitration method for multi-request display pipeline |
US10157023B2 (en) * | 2016-02-25 | 2018-12-18 | SK Hynix Inc. | Memory controller and request scheduling method using request queues and first and second tokens |
US9965222B1 (en) * | 2016-10-21 | 2018-05-08 | Advanced Micro Devices, Inc. | Software mode register access for platform margining and debug |
CN106959929B (zh) * | 2017-03-17 | 2020-08-04 | 数据通信科学技术研究所 | 一种多端口访问的存储器及其工作方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367654A (en) * | 1988-04-13 | 1994-11-22 | Hitachi Ltd. | Method and apparatus for controlling storage in computer system utilizing forecasted access requests and priority decision circuitry |
US5276902A (en) * | 1988-11-07 | 1994-01-04 | Fujitsu Limited | Memory access system for vector data processed or to be processed by a vector processor |
US5408627A (en) * | 1990-07-30 | 1995-04-18 | Building Technology Associates | Configurable multiport memory interface |
JP3260456B2 (ja) * | 1992-12-25 | 2002-02-25 | 株式会社日立製作所 | コンピュータシステムおよびそれに適した集積回路並びに要求選択回路 |
US5617575A (en) * | 1991-03-19 | 1997-04-01 | Hitachi, Ltd. | Interprocessor priority control system for multivector processor |
JPH1185605A (ja) * | 1997-09-09 | 1999-03-30 | Hitachi Ltd | 記憶制御装置 |
US6629220B1 (en) * | 1999-08-20 | 2003-09-30 | Intel Corporation | Method and apparatus for dynamic arbitration between a first queue and a second queue based on a high priority transaction type |
US6662253B1 (en) * | 2000-09-13 | 2003-12-09 | Stmicroelectronics, Inc. | Shared peripheral architecture |
JP2004288021A (ja) | 2003-03-24 | 2004-10-14 | Matsushita Electric Ind Co Ltd | メモリアクセス制御装置 |
KR100518576B1 (ko) * | 2003-05-24 | 2005-10-04 | 삼성전자주식회사 | 버스 중재기 및 버스 중재방법 |
US7299324B2 (en) * | 2003-11-05 | 2007-11-20 | Denali Software, Inc. | Reactive placement controller for interfacing with banked memory storage |
US7356631B2 (en) * | 2005-01-21 | 2008-04-08 | Himax Technologies, Inc. | Apparatus and method for scheduling requests to source device in a memory access system |
US8489851B2 (en) * | 2008-12-11 | 2013-07-16 | Nvidia Corporation | Processing of read requests in a memory controller using pre-fetch mechanism |
-
2008
- 2008-08-27 JP JP2008217740A patent/JP5217786B2/ja active Active
-
2009
- 2009-08-26 US US12/548,384 patent/US8356129B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8356129B2 (en) | 2013-01-15 |
JP2010055246A (ja) | 2010-03-11 |
US20100057963A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5217786B2 (ja) | リクエスト調停装置及びリクエスト調停方法 | |
US8099567B2 (en) | Reactive placement controller for interfacing with banked memory storage | |
JP4715801B2 (ja) | メモリアクセス制御装置 | |
US10282343B2 (en) | Semiconductor device | |
JP2006227836A (ja) | データ転送システムおよびデータ転送方法 | |
US20140344512A1 (en) | Data Processing Apparatus and Memory Apparatus | |
JP2009015832A (ja) | アクセス間調停回路、半導体装置およびアクセス間調停方法 | |
KR100631778B1 (ko) | 데이터 버퍼 회로, 인터페이스 회로 및 그 제어 방법 | |
US10630865B2 (en) | Image forming apparatus incorporating control circuitry for executing control method to arbitrate access between signals referring priority settings | |
JP4193746B2 (ja) | マトリックス状バス接続システム | |
JP4779010B2 (ja) | バッファリング装置およびバッファリング方法 | |
JP2010009557A (ja) | メモリコントローラ | |
JP2006164070A5 (ja) | ||
JP4346506B2 (ja) | 先入れ先出しメモリ及びそれを用いた記憶媒体制御装置 | |
JP2006119724A (ja) | Cpuシステム、バスブリッジ、その制御方法、及びコンピュータシステム | |
JP3897028B2 (ja) | 情報処理システム、共有データ処理方法、共有データ処理プログラム | |
JP4071225B2 (ja) | 転送回路 | |
JP2008305215A (ja) | バスシステム | |
US20050060453A1 (en) | Instruction supply control unit and semiconductor device | |
JP2006277363A (ja) | 情報転送方式,画像形成装置 | |
JP5125885B2 (ja) | データ入出力装置 | |
JP2004326814A (ja) | 画像処理装置及び画像処理システム | |
JP3610030B2 (ja) | データ処理システム | |
JP3610031B2 (ja) | データ処理システム | |
JP2009294714A (ja) | バスアクセス調停装置およびそれを用いる画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5217786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |