JP2009294714A - バスアクセス調停装置およびそれを用いる画像形成装置 - Google Patents

バスアクセス調停装置およびそれを用いる画像形成装置 Download PDF

Info

Publication number
JP2009294714A
JP2009294714A JP2008144887A JP2008144887A JP2009294714A JP 2009294714 A JP2009294714 A JP 2009294714A JP 2008144887 A JP2008144887 A JP 2008144887A JP 2008144887 A JP2008144887 A JP 2008144887A JP 2009294714 A JP2009294714 A JP 2009294714A
Authority
JP
Japan
Prior art keywords
bus
data
bus master
buffer memory
processing speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008144887A
Other languages
English (en)
Inventor
Yukio Shibata
行雄 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Mita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Mita Corp filed Critical Kyocera Mita Corp
Priority to JP2008144887A priority Critical patent/JP2009294714A/ja
Publication of JP2009294714A publication Critical patent/JP2009294714A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bus Control (AREA)

Abstract

【課題】適切にアクセス権を与え、システム全体としてのスループットを向上する。
【解決手段】複数のバスマスタ1が共通のバス6に接続されて成るデータ転送システムに用いられる調停装置4において、調停部14が、各バスマスタ1の読出しおよび書込みのバッファメモリ12,13のそれぞれデータ残量および空き容量に応じてアクセス権を調停するにあたって、さらに処理速度判定部15を設けて、各バスマスタ1の処理回路11の処理速度を判定し、前記調停部14は、前記バッファメモリ12,13のデータ残量および空き容量と処理速度とに応じて、各バスマスタ1のアクセス権を調停する。したがって、読出し時のデータの欠乏や、書込み時のデータのオーバーフローに備えて、各バスマスタ1のバッファメモリ12,13を必要以上に大きくすることなく、各バスマスタ1に適切にアクセス権を与え、システム全体としてのスループットを向上することができる。
【選択図】図1

Description

本発明は、バスアクセス調停装置およびそれを用いる画像形成装置に関する。
複数のバスマスタが共通のバスに接続されて成るデータ転送システムには、各バスマスタのアクセス権を調停する上記バスアクセス調停装置が用いられる。このバスアクセス調停装置の調停が不調であると、各バスマスタでの処理が中断したり、誤動作を生じたりするという問題がある。一方、そのような問題に備えるために、各バスマスタが前記共通のバスを通してのデータ転送用に備えるバッファメモリを大きくしておくことも考えられるが、コスト的な問題が生じる。このような問題は、共通のバスに接続されるバスマスタの数が多く、また画像データを扱うので、データ量が大きいとともに、リアルタイム処理を要求される部分もある画像形成装置で顕著である。
そこで、これらの問題に対応する従来技術が、特許文献1および特許文献2などで提案されている。特許文献1は、各バスマスタは内蔵のFIFOメモリの状態をバスアクセス調停装置に通知し、バスアクセス調停装置は、FIFOメモリへのデータの書込みにあたって、満杯のフラグが成立するとバス使用の優先度を下げ、空のフラグが成立するとバス使用の優先度を上げることで、バスの占有率を上げることなく、データの欠乏を防止するようにした画像データ転送方法であります。
また、特許文献2は、書込みまたは読出し要求のあるデータの蓄積量に、要求数等に応じて、各バスマスタにアクセス権を与えることで、使用頻度に応じてアクセス権を与え、かつバスの使用効率を向上させたバスアクセス調停装置であります。
特開2001−184301号公報 特開2006−277620号公報
上述の各従来技術は、単にバッファメモリの状態のみを監視しているので、データに余裕があるように見えても、バスマスタの処理速度が速く、短時間で無くなってしまったり、データが残り僅かとなっても、処理速度が遅く、なかなか無くならないといようなケースが生じ、真に適切に使用権が与えられているとは言えない。
本発明の目的は、各バスマスタのバッファメモリを必要以上に大きくすることなく、各バスマスタに適切にアクセス権を与え、システム全体としてのスループットを向上することができるバスアクセス調停装置およびそれを用いる画像形成装置を提供することである。
本発明のバスアクセス調停装置は、複数のバスマスタが共通のバスに接続されて成るデータ転送システムに用いられ、各バスマスタのバッファメモリの状態に応じて、調停部が各バスマスタのアクセス権を調停するバスアクセス調停装置において、各バスマスタの処理速度を判定する処理速度判定部をさらに備え、前記調停部は、前記バッファメモリの状態と処理速度とに応じて、アクセス権を調停することを特徴とする。
上記の構成によれば、複数のバスマスタが共通のバスに接続されて成るデータ転送システムに用いられ、各バスマスタのバッファメモリの状態に応じて、調停部が各バスマスタのアクセス権を調停するバスアクセス調停装置において、さらに、処理速度判定部を設ける。そして、前記処理速度判定部は、該処理速度判定部に予め設定(登録)されている各バスマスタの処理速度、或いは逐次各バスマスタの処理状況をモニタして得られる実際の処理速度を判定する。一方、調停部は、前記のバッファメモリの状態と、前記処理速度とに応じて、各バスマスタのアクセス権を調停する。たとえば、メモリコントローラを介してメモリから各バスマスタのバッファメモリへデータを読出す場合、既に読出したものの、該バスマスタ内での処理に未だ使用されていないデータの残量が少なくても、そのバスマスタの処理速度が遅い場合、データの残量が多くても処理速度が速いバスマスタが他に存在する場合には、前記調停部は、その他のバスマスタにアクセス権を与える。
そのようなアクセス権の付与の方法は、たとえば各バスマスタのバッファメモリが前記共通のバスからメモリコントローラを介してメモリから該バッファメモリへデータを読出す場合は、読出し要求と共に、読出したデータで、既に処理したデータを除くその時点で該バッファメモリに残っているデータの残量を表す信号を前記調停部へ与え、該バッファメモリから前記共通のバスおよびメモリコントローラを介してメモリへデータを書込む場合は、書込み要求と共に、該バッファメモリにこれからデータを書込んでゆくことができる空き容量を表す信号を前記調停部へ与え、これに応答して前記調停部が、前記残量または空き容量を前記処理速度で除算した結果、すなわち各バスマスタでの処理ができなくなるまでの時間の比較結果から、前記アクセス権を与えるバスマスタを決定するという具合である。
したがって、読出し時のデータの欠乏や、書込み時のデータのオーバーフローに備えて、各バスマスタのバッファメモリを必要以上に大きくすることなく、各バスマスタに適切にアクセス権を与え、システム全体としてのスループットを向上することができる。
また、本発明の画像形成装置は、前記のバスアクセス調停装置を用いることを特徴とする。
上記の構成によれば、各バスマスタのバッファメモリを必要以上に大きくすることなく、各バスマスタに適切にアクセス権を与え、システム全体としてのスループットを向上することができる画像形成装置を実現することができる。特に、画像形成装置は、共通のバスに接続されるバスマスタの数が多く、また画像データを扱うので、データ量が大きいとともに、リアルタイム処理を要求される部分もあり、好適である。
本発明のバスアクセス調停装置は、以上のように、複数のバスマスタが共通のバスに接続されて成るデータ転送システムに用いられ、各バスマスタのバッファメモリの状態に応じて、調停部が各バスマスタのアクセス権を調停するバスアクセス調停装置において、さらに処理速度判定部を設けて各バスマスタの処理速度を判定するとともに、前記調停部が、前記バッファメモリの状態と処理速度とに応じて、各バスマスタのアクセス権を調停する。
それゆえ、読出し時のデータの欠乏や、書込み時のデータのオーバーフローに備えて、各バスマスタのバッファメモリを必要以上に大きくすることなく、各バスマスタに適切にアクセス権を与え、システム全体としてのスループットを向上することができる。
また、本発明の画像形成装置は、以上のように、前記のバスアクセス調停装置を用いる。
それゆえ、各バスマスタのバッファメモリを必要以上に大きくすることなく、各バスマスタに適切にアクセス権を与え、システム全体としてのスループットを向上することができる画像形成装置を実現することができる。特に、画像形成装置は、共通のバスに接続されるバスマスタの数が多く、また画像データを扱うので、データ量が大きいとともに、リアルタイム処理を要求される部分もあり、好適である。
図1は、本発明の実施の一形態に係る画像形成装置10におけるデータ転送に掛かる構成を示すブロック図である。このデータ転送システムは、複数のバスマスタ1,2,・・・(図1では図面の簡略化のために、バスマスタ1のみを示し、以下の説明でも特に区別する必要のない場合には、バスマスタ1のみで説明する)に、メモリコントローラ3が共通のバス6に接続されるとともに、その共通のバス6のアクセス権を制御する調停装置4が設けられて構成される。前記バスマスタ1,2は、たとえば各種の画像処理を行うASICであったり、プリンタデータを受信するMACコントローラなどから成る。
そして、バスマスタ1は、前記共通のバス6からメモリコントローラ3を介して外部のメモリ5とアクセス可能となり、前記メモリ5から該バスマスタ1内の処理回路11へ処理すべき読出しデータRdataを読出すためのバッファメモリ12と、該バスマスタ1から前記メモリ5へ処理後のデータなどの書込みデータWdataを書込むためのバッファメモリ13とを備えて構成される。前記バッファメモリ12,13は、FIFOのメモリなどから成る。
前記共通のバス6を使用したそのようなデータの読出しに際して、読出し用のバッファメモリ12は、調停装置4の調停部14に、該バッファメモリ12内に空き領域がある場合には読出し要求信号RReqを出力するとともに、該バッファメモリ12内で、既に読出したものの、該処理回路11での処理に未だ使用されていないデータの残量を表す信号であるフラグRflagを出力する。これに応答して前記調停部14から共通のバス6へのアクセスを許可する信号RAckが得られると、バッファメモリ12は、実際に共通のバス6からメモリコントローラ3を介して外部のメモリ5へアクセスし、前記空き領域に読出しデータRdataを読出す。
また、共通のバス6を使用したデータの書込みに際して、書込み用のバッファメモリ13は、調停装置4の調停部14に、該バッファメモリ13内に書込むべきデータが存在する場合には書込み要求信号WReqを出力するとともに、処理回路11からの書込みデータWdataに対する該バッファメモリ13内の空き容量を表す信号であるフラグWflagを出力する。これに応答して前記調停部14から共通のバス6へのアクセスを許可する信号WAckが得られると、バッファメモリ13は、実際に共通のバス6からメモリコントローラ3を介して外部のメモリ5へアクセスし、前記書込みデータWdataを書込む。
上述のように構成される調停装置4において、注目すべきは、本実施の形態では、各バスマスタ1の処理速度を判定する処理速度判定部15をさらに備えており、前記調停部14が、前記バッファメモリ12,13の状態と処理速度とに応じて、アクセス権を調停することである。具体的には、前記調停部14は、前記フラグRflagで伝えられた残量または前記フラグWflagで伝えられた空き容量を前記処理速度で除算した結果、すなわち読出し時にはバッファメモリ12が空になって、書込み時にはバッファメモリ13が一杯になって、それぞれ処理回路11の処理ができなくなるまでの時間の比較結果から、前記アクセス権を与えるバスマスタを決定する。各バスマスタ1では、データアクセスが行われずに上記で計算した時間が経過すると、それ以上処理を続けることができなくなり、待ち時間が発生する。或いは、誤動作を生じたりする可能性が生じる。したがって、調停部4は、前記バッファメモリ12,13が空または一杯になるまでの時間が最も短いバスマスタにバスのアクセス権を与える。
前記処理速度判定部15は、該処理速度判定部15や各バスマスタ1のコンフィグレーションレジスタなどに予め設定(登録)されている各バスマスタ1の処理速度を調停部4へ与えるようにしてもよく、或いは逐次各バスマスタ1の処理状況をモニタして得られる実際の処理速度を判定して調停部4へ与えるようにしてもよい。図1の例は、処理速度判定部15に予め設定(登録)されている例である。
図2は、上述のように構成される調停部14の動作を説明するためのタイミングチャートである。この図2は、2台のバスマスタ1,2からの書込み要求が重複した場合の例を示している。時刻t0以前は、処理回路11の処理が停止している等で、書込み用のバッファメモリ13は不定で、前記フラグWflag1,Wflag2が示す空き容量は、共に「0」となっている。時刻t0で処理回路11が処理を開始すると、バスマスタ1,2のバッファメモリ13は、空きがあるので、書込み要求信号WReq1,WReq2をそれぞれ出力するとともに、処理回路11から書込まれたデータWdata1,Wdataの量が、それぞれ「1」,[2]で、前記フラグWflag1,Wflag2が示す空き容量がそれぞれ「3」,「2」となっている。
前記書込み要求信号WReq1,WReq2に応答して、調停部14は、時刻t1のタイミングで、前記処理速度判定部15を参照して、バスマスタ1,2のバッファメモリ13が一杯になるまでの時間を計算する。ここで、バスマスタ1の処理回路11の処理速度が「2」、バスマスタ2の処理回路11の処理速度が「1」、すなわちバスマスタ1の処理回路11の処理速度がバスマスタ2の処理回路11の処理速度の2倍に設定されているとする。また、時刻t0〜t1間で処理が進み、バスマスタ1のバッファメモリ13の空き容量が「2」に減少したものとする。この場合、相互に等しい空き容量「2」を処理速度「2」,「1」で除算すると、バッファメモリ13が一杯になって処理回路11の処理ができなくなるまでの時間は、バスマスタ1,2で、それぞれ「1」,「2」となる。したがって、調停部14は、この図2で示すように、バスマスタ1に信号WAck1を出力し、共通のバス6へのアクセス権を与える。
こうしてバスマスタ1側ではバッファメモリ13に格納されていたデータの転送が終わると、前記空き容量は「4」となり、次の判定タイミングt2では、調停部14は、引続き書込み要求信号WReq2を出力しているバスマスタ2に対して、信号WAck2を出力し、共通のバス6へのアクセス権を与える。なお、書込み要求と読出し要求とが競合しても、調停部14は、同様に処理回路11の処理ができなくなるまでの時間を算出し、緊急度の高いバスマスタに対して、信号WAckまたはRAckを与える。
このように調停部14は、単にバッファメモリ12,13の残量および空き容量だけでなく、処理回路11での処理速度を考慮して各バスマスタ1,2のアクセス権を調停することで、たとえばデータを読出す場合、既に読出したものの、該バスマスタ内での処理に未だ使用されていないデータの残量が少なくても、そのバスマスタの処理速度が遅い場合、データの残量が多くても処理速度が速いバスマスタが他に存在する場合には、その他のバスマスタにアクセス権が与えられるので、読出し時のデータの欠乏や、書込み時のデータのオーバーフローに備えて、各バスマスタ1,2のバッファメモリ12,13を必要以上に大きくすることなく、各バスマスタ1,2に適切にアクセス権を与え、システム全体としてのスループットを向上することができる。
また、このような調停装置4は、共通のバス6に接続されるバスマスタ1,2の数が多く、また画像データを扱うので、データ量が大きいとともに、リアルタイム処理を要求される部分もある画像形成装置10に特に好適に実施することができる。
本発明の実施の一形態に係る画像形成装置におけるデータ転送に掛かる構成を示すブロック図である。 本発明に係る調停部の動作を説明するためのタイミングチャートである。
符号の説明
1,2 バスマスタ
3 メモリコントローラ
4 調停装置
5 メモリ
6 共通のバス
10 画像形成装置
11 処理回路
12,13 バッファメモリ
14 調停部
15 処理速度判定部

Claims (3)

  1. 複数のバスマスタが共通のバスに接続されて成るデータ転送システムに用いられ、各バスマスタのバッファメモリの状態に応じて、調停部が各バスマスタのアクセス権を調停するバスアクセス調停装置において、
    各バスマスタの処理速度を判定する処理速度判定部をさらに備え、
    前記調停部は、前記バッファメモリの状態と処理速度とに応じて、アクセス権を調停することを特徴とするバスアクセス調停装置。
  2. 各バスマスタのバッファメモリは、前記共通のバスからメモリコントローラを介してメモリから該バッファメモリへデータを読出す場合は、読出し要求と共に、読出したデータで、既に処理したデータを除くその時点で該バッファメモリに残っているデータの残量を表す信号を前記調停部へ与え、該バッファメモリから前記共通のバスおよびメモリコントローラを介してメモリへデータを書込む場合は、書込み要求と共に、該バッファメモリにこれからデータを書込んでゆくことができる空き容量を表す信号を前記調停部へ与え、
    前記調停部は、前記残量または空き容量を前記処理速度で除算した結果から、前記アクセス権を与えるバスマスタを決定することを特徴とする請求項1記載のバスアクセス調停装置。
  3. 前記請求項1または2記載のバスアクセス調停装置を用いることを特徴とする画像形成装置。
JP2008144887A 2008-06-02 2008-06-02 バスアクセス調停装置およびそれを用いる画像形成装置 Pending JP2009294714A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008144887A JP2009294714A (ja) 2008-06-02 2008-06-02 バスアクセス調停装置およびそれを用いる画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008144887A JP2009294714A (ja) 2008-06-02 2008-06-02 バスアクセス調停装置およびそれを用いる画像形成装置

Publications (1)

Publication Number Publication Date
JP2009294714A true JP2009294714A (ja) 2009-12-17

Family

ID=41542890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008144887A Pending JP2009294714A (ja) 2008-06-02 2008-06-02 バスアクセス調停装置およびそれを用いる画像形成装置

Country Status (1)

Country Link
JP (1) JP2009294714A (ja)

Similar Documents

Publication Publication Date Title
JP2006227836A (ja) データ転送システムおよびデータ転送方法
US7340544B2 (en) Method of using bus and bus interface
JP2016189096A (ja) 半導体装置
JP2006293927A (ja) ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi
JP5217786B2 (ja) リクエスト調停装置及びリクエスト調停方法
JP5993267B2 (ja) 画像処理装置
JP2007122410A (ja) バス調停回路及びバス調停方法
TWI382313B (zh) 管理分離匯流排上匯流排代理之間的資料流程的方法和系統
JP2009294714A (ja) バスアクセス調停装置およびそれを用いる画像形成装置
JP5675278B2 (ja) データ処理装置および画像処理装置
JP4112813B2 (ja) バスシステム及びそのコマンドの伝達方法
JP2010033255A (ja) 信号同期化方法及び信号同期化回路
JP2005165592A (ja) データ転送装置
JP4843216B2 (ja) メモリ制御装置
JP3830438B2 (ja) メモリアクセスアービタ、メモリ制御装置
JPH10307787A (ja) バッファメモリ装置
JP2006277363A (ja) 情報転送方式,画像形成装置
JP2008305215A (ja) バスシステム
JP2012123465A (ja) データ処理装置
JP2006065453A (ja) データ処理装置
JP5104402B2 (ja) メモリアクセス制御装置
JP2010113435A (ja) メモリアクセス装置
JP2005215953A (ja) 情報処理装置
JP2005063351A (ja) データ転送装置およびデータ転送方法
JP2003186820A (ja) 情報処理装置