JP4112813B2 - バスシステム及びそのコマンドの伝達方法 - Google Patents
バスシステム及びそのコマンドの伝達方法 Download PDFInfo
- Publication number
- JP4112813B2 JP4112813B2 JP2001093679A JP2001093679A JP4112813B2 JP 4112813 B2 JP4112813 B2 JP 4112813B2 JP 2001093679 A JP2001093679 A JP 2001093679A JP 2001093679 A JP2001093679 A JP 2001093679A JP 4112813 B2 JP4112813 B2 JP 4112813B2
- Authority
- JP
- Japan
- Prior art keywords
- slave
- command
- pseudo
- waiting time
- slave device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はバスシステム及びそのコマンドの伝達方法に係り、特に待ち時間(latency time)を有する少なくとも１つのスレーブディバイスを含むバスシステム及びそのコマンドの伝達方法に関する。
【０００２】
【従来の技術】
複数のマスタディバイスとスレーブディバイスを含むバスシステムはバスの共有のために一般的に仲裁器を採用する。仲裁器は所定の仲裁アルゴリズムによってマスタディバイスにバスの所有権を許与し、バスの所有権を譲渡されたマスタディバイスは対応データ伝送が完了するまでバスの使用権を独占することになる。ここで、バスはアドレス/制御バスとデータバスとを含む。
【０００３】
スレーブディバイスがメモリの場合、スレーブディバイスはデータを貯蔵するためのメモリディバイスと前記メモリディバイスを制御するためのメモリ制御器とを含む。マスタディバイスからメモリ制御器にコマンドを出力すれば、メモリ制御器はメモリディバイスにアクセスするための準備過程を経て、メモリディバイスに対応制御信号を出力する。
【０００４】
図６はスレーブディバイスの１つのメモリへの従来のコマンドが伝えられる過程を説明するためのタイムブロック図である。
【０００５】
図６を参照すれば、マスタ実行サイクル、メモリ制御器実行サイクル、及びメモリディバイス実行サイクルが表示されている。マスタ実行サイクルは、マスタディバイスがメモリ制御器にコマンドを出力する時点から出力されたコマンドの実行完了-データ伝送完了-をメモリ制御器から通知される時点までを示す。メモリ制御器実行サイクルは、マスタディバイスから出力されたコマンドを受信してメモリ制御器の待ち時間が経過された後、メモリディバイスに制御信号を出力する時点からデータ伝送の完了時点までを意味する。メモリディバイス実行サイクルはメモリディバイスの待ち時間が経過された後、データの伝送が始まる時点からデータ伝送の完了時点までを示す。待ち時間はメモリディバイスまたはメモリ制御器における所定の準備過程を実行のに必要な時間を意味する。
【０００６】
図６に基づき、最近のバスシステムに採用されているSDRAMのようなメモリに対するコマンドの伝達過程をさらに具体的に説明すれば次の通りである。マスタディバイスからメモリ制御器のSDRAM制御器にアドレス、リ―ド/ライトフラッグ、バースト長さ(burst length)などデータ伝送に必要な情報の含まれたコマンドが入力されれば、SDRAM制御器は前記コマンドからデータ伝送のために必要な情報を抽出して該当制御信号をSDRAMに出力する。SDRAM制御器からの制御信号を入力されたSDRAMはアドレスデコーディングなどの一連の準備過程を経て所定のメモリバンクのメモリセルにアクセスする。これにより、データバスを通じてデータが入出力されるデータ伝送がなされる。すなわち、SDRAMにアクセスするためには、SDRAM制御器における準備過程が必要である。SDRAM制御器による準備過程が進行される間に、実際データの伝送が遅延されるという意味で待ち時間と称する。図６を参照すれば、待ち時間はマスタディバイスからコマンドの出力時点から、スレーブ制御器から制御信号の出力時点までを「スレーブ制御器待ち時間」とし、スレーブ制御器から制御信号の出力時点から、メモリディバイスからデータの出力時点までを「メモリディバイス待ち時間」として細分化して表示している。
【０００７】
一方、データの伝送が完了されると、SDRAM制御器はマスタディバイスに前記コマンドの実行完了を通知する。マスタディバイスはSDRAM制御器から実行完了を通知された後、新たなコマンドを出力する。新たなコマンドによるデータの伝送も前述したような準備過程のための待ち時間が経過した後になされる。
【０００８】
結局、SDRAMのように待ち時間を有するスレーブディバイスの場合、図６に示されたように、マスタディバイスからコマンドの出力時点から対応データの伝送が始まる前までデータバスにはアイドルクロックが発生される。したがって、データバスの使用効率及びシステム性能が低下される。
【０００９】
【発明が解決しようとする課題】
したがって、本発明の目的は、データバスのアイドルクロックを減少させてシステム全体の性能を向上させうるバスシステム及びそのコマンドの伝達方法を提供することである。
【００１０】
【課題を解決するための手段】
前記目的は本発明によって、マスタディバイスと、少なくとも二つのスレーブディバイスを具備したバスシステムのコマンドの伝達方法において、(a) 第１スレーブディバイスに第１コマンドを伝達する段階と、(b) 前記第１コマンドによるデータ伝送の完了時点から、第２スレーブディバイスの待ち時間以下だけ遡及された時点で前記第２スレーブディバイスに第２コマンドを伝達する段階とを含むことを特徴とするコマンドの伝達方法によって達成される。
【００１１】
前記(b)段階の前に、(b１) 前記第１スレーブディバイスが前記データ伝送の完了時点から前記待ち時間以下だけ遡及された時点で対応マスタディバイスへデータ伝送の完了を知らせる擬似(pseudo)実行完了を通知する段階と、(b２) 擬似実行完了が通知された後、前記第２スレーブディバイスに対する前記第２コマンドを受信する段階とをさらに含むことが望ましい。
【００１２】
前記スレーブディバイスは、メモリディバイスと、前記メモリディバイスを制御するスレーブ制御器とを具備し、前記(a)段階は、(a１) 第１スレーブ制御器に前記第１コマンドを伝達する段階を含み、前記(b)段階は、(b’) 前記第１コマンドによって第１メモリディバイスのデータ伝送の完了時点から前記待ち時間以下だけ遡及された時点で第２スレーブ制御器に第２コマンドを伝達する段階を含むことが望ましい。
【００１３】
前記(b')段階の前に、(b'１) 前記第１スレーブ制御器が前記データ伝送の完了時点から前記待ち時間以下だけ遡及された時点で対応マスタディバイスにデータ伝送の完了を知らせる擬似実行完了を通知する段階と、(b'２) 擬似実行完了を通知された前記対応マスタディバイスから前記第２スレーブディバイスに対する前記第２コマンドを受信する段階とをさらに含むことが望ましい。
【００１４】
前記メモリディバイスは、SDRAMであり、前記スレーブ制御器は、SDRAMコントローラであることが特に望ましい。
【００１５】
一方、前記目的は、マスタディバイスと、少なくとも２つのスレーブディバイスを具備し、前記スレーブディバイスのうち少なくとも１つは待ち時間を有するバスシステムのコマンドの伝達方法において、(e) 前記待ち時間のうち最長の待ち時間と、前記各スレーブディバイスの待ち時間との差値を備える段階と、(f) 前記マスタディバイスからの第１スレーブディバイスに対する第１コマンドを伝達される段階と、(g) 前記第１スレーブディバイスに対する対応差値に該当する時間が経過された後、前記第１コマンドを前記第１スレーブディバイスに伝達する段階とを含むことを特徴とするコマンドの伝達方法によっても達成される。
【００１６】
ここで、(h) 前記第１コマンドによるデータ伝送の完了時点から、第２スレーブディバイスの待ち時間以下だけ遡及された時点で前記第２スレーブディバイスに第２コマンドを伝達する段階をさらに含むことが望ましい。
【００１７】
一方、本発明の他の分野によれば、前記目的は、マスタディバイスと、少なくとも２つのスレーブディバイスを具備し、前記スレーブディバイスのうち少なくとも１つは待ち時間を有するバスシステムにおいて、前記マスタディバイスからの第１コマンドを第１スレーブディバイスに伝達し、前記第１スレーブディバイスの前記第１コマンドによるデータ伝送の完了時点から、前記第２スレーブディバイスの待ち時間以下だけ遡及された時点で第２スレーブディバイスに第２コマンドを伝達するための擬似遅延器を含むことを特徴とするバスシステムによっても達成される。
【００１８】
前記第１スレーブディバイスは、前記第１コマンドによるデータ伝送の完了時点から前記第２スレーブディバイスの待ち時間以下だけ遡及された時点で前記対応マスタディバイスに擬似実行完了を通知し、前記対応マスタディバイスは、前記擬似実行完了が受信されると前記第２コマンドを前記擬似遅延器に伝達することが望ましい。
【００１９】
前記スレーブディバイスは、前記待ち時間を有するメモリディバイスと、前記メモリディバイスを制御するスレーブ制御器とを具備し、前記擬似遅延器は、第１スレーブ制御器に前記第１コマンドを伝達し、前記第１コマンドによるデータ伝送の完了時点から前記待ち時間以下だけ遡及された時点で第２スレーブ制御器に前記第２コマンドを伝達することが望ましい。
【００２０】
前記第１スレーブ制御器は、前記第１コマンドによるデータ伝送の完了時点から前記待ち時間以下だけ遡及された時点で前記対応マスタディバイスに擬似実行完了を通知し、前記対応マスタディバイスは、前記擬似実行完了が受信されると前記擬似遅延器に前記第２コマンドを伝達することが望ましい。
【００２１】
前記メモリディバイスは、SDRAM(Synchronous Dynamic RAM)であり、前記スレーブ制御器は、SDRAMコントローラであることが望ましい。
【００２２】
また、前記目的は、マスタディバイスと、少なくとも２つのスレーブディバイスを具備し、前記スレーブディバイスのうち少なくとも１つは待ち時間を有するバスシステムにおいて、前記待ち時間のうち最長の待ち時間と、前記各スレーブディバイスの待ち時間との差の遅延クロック数を前記スレーブディバイスに対応して貯蔵させた貯蔵部を具備し、前記マスタディバイスからの第１スレーブディバイスに対する第１コマンドを伝達され、前記貯蔵部に貯蔵された対応遅延クロック数が経過した後、前記第１スレーブディバイスに伝達する擬似遅延器を含むことを特徴とするバスシステムによっても達成される。
【００２３】
前記スレーブディバイスは、前記待ち時間を有するメモリディバイスと、前記メモリディバイスを制御するスレーブ制御器とを具備し、第１スレーブ制御器は、前記第１コマンドによるデータ伝送の完了時点から前記待ち時間以下だけ遡及された時点で前記対応マスタディバイスに擬似実行完了を通知し、前記対応マスタディバイスは、前記擬似実行完了が受信されると前記擬似遅延器に前記第２コマンドを伝達することが望ましい。
【００２４】
【発明の実施の形態】
以下、添付した図面に基づいて本発明の望ましい実施形態を詳しく説明する。
【００２５】
図１は本発明の望ましい実施形態に係るバスシステムの概略図である。
図１を参照すれば、バスシステムは、少なくとも１つのマスタディバイス１１、１２、複数のスレーブディバイス２１、２２、２３、及び擬似遅延器３を含む。マスタディバイス１１、１２及びスレーブディバイス２１、２２、２３は、単純化のためにデータバス（図示せず）により連結されている。データバスはデータ伝送速度の相異なるメインデータバスとローカルデータバスとを含むことができる。また、マスタディバイス１１、１２とスレーブディバイス２１、２２、２３の間には仲裁器（図示せず）が連結されて所定の仲裁アルゴリズムによってバス使用を仲裁する。
【００２６】
マスタディバイス１１、１２は、一般的にプロセッサーまたはDMA(Direct Memory Access)制御器であり、スレーブディバイス２１、２２、２３は一般的にRAM、ROMなどのメモリ、入出力ディバイス、演算器、またはその他の周辺装置を示す。ただし、スレーブディバイス２１、２２、２３のうち少なくとも１つは待ち時間を有する。説明の便宜上、スレーブディバイス２１は待ち時間を有するメモリであり、スレーブディバイス２２は待ち時間を有する演算器であると前提する。ここで、マスタディバイス及びスレーブディバイスの数は必要に応じて多様に変更できる。
【００２７】
擬似遅延器３は、本発明の望ましい実施形態によって備えられたものであって、所定のマスタディバイス１１または１２からのコマンドを入力され、所定数の遅延クロックが経過された後、対応スレーブディバイス２１、２２、または２３に伝達する。
【００２８】
一方、スレーブディバイス２１、２２、２３は前記コマンドによるデータ伝送の完了時点から所定の待ち時間に該当するクロックだけ遡及された時点で前記コマンドを出力したマスタディバイス１１、１２にデータ伝送が完了したことを通知する擬似実行完了信号を伝送する。データ伝送の完了時点はコマンドに含まれたバースト長さから分かる。バースト長さはバースト伝送されるデータの長さを意味する。
【００２９】
図２はマスタディバイス１１、１２とスレーブディバイス２１のメモリとのコマンド伝達順序を説明するためのブロック図である。ただし、単純化のためにマスタディバイス１１のみを示す。
【００３０】
図２を参照すれば、スレーブディバイス２１はデータの貯蔵されるメモリディバイス２１２と、メモリディバイス２１２を制御するためのスレーブ制御器としてメモリ制御器２１１を具備する。擬似遅延器３はスレーブディバイス２１、２２、２３に対応するように遅延クロック数が貯蔵されている貯蔵部３１を具備する。遅延クロック数の決定方式は後述する。一方、貯蔵部３１はレジスターとして具現されうる。
【００３１】
擬似遅延器３は、マスタディバイス１１からスレーブディバイス２１に対するコマンドを入力され、貯蔵部３１に貯蔵された対応遅延クロック数に基づいてその遅延クロック数が経過した後にメモリ制御器２１１に前記コマンドを伝達する。
【００３２】
図３はマスタディバイス１１、１２とスレーブディバイス２２の演算器とのコマンド伝達順序を説明するためのブロック図である。ただし、単純化のためにマスタディバイス１１のみを示す。
【００３３】
図３を参照すれば、スレーブディバイス２２は演算を行う演算ディバイス２２２と、演算ディバイス２２２を制御するためのスレーブ制御器として演算制御器２２１を具備する。図２と同様に、擬似遅延器３は、マスタディバイス１１からスレーブディバイス２２に対するコマンドを入力され、貯蔵部３１に貯蔵された対応遅延クロック数に基づいてその遅延クロック数が経過した後に演算制御器２２１に前記コマンドを伝達する。
【００３４】
遅延クロック数は、スレーブディバイス２１、２２、または２３の待ち時間から決定される。例えば、バスシステムの総スレーブディバイスの数が３であり、待ち時間が各々５クロック、６クロック、４クロックであれば、遅延クロック数は順次に１クロック、０クロック、２クロックとなる。すなわち、遅延クロック数は最長の待ち時間との差(Difference)クロック数となる。このように、擬似遅延器３はあらゆるスレーブディバイス２１、２２、２３の待ち時間を６クロックに同一にする役割をする。
【００３５】
一方、バースト長さが４であれば、４つのデータが連続して伝送されることが分かるため、スレーブディバイス２１、２２、２３は４つのデータの伝送が完了される時点から６クロックだけ遡及された時点で対応マスタディバイス１１、１２に擬似実行完了を通知する。
【００３６】
前述したような構成によって本発明の望ましい実施形態に係るコマンドの伝達方法を概略的に説明すれば次の通りである。
【００３７】
図４はコマンドの伝達方法を説明するためのフローチャートである。
図４を参照すれば、擬似遅延器３はマスタディバイス１１、１２から所定のスレーブディバイス２１、２２、または２３に対するコマンドを受信する(４０１段階)。
【００３８】
次いで、受信されたコマンドに対するスレーブディバイス２１、２２、または２３に対応する遅延クロック数を貯蔵部３１から参照する(４０２段階)。
【００３９】
参照された遅延クロック数が経過した後、擬似遅延器３は前記コマンドを対応スレーブディバイス２１、２２、または２３に伝達する(４０３段階)。
【００４０】
最後に、コマンドを受信した前記スレーブディバイス２１、２２、または２３は前記コマンドに含まれたバースト長さからデータ伝送の完了時点を探し出して、完了時点から待ち時間に該当するクロックだけ遡及された時点で対応マスタディバイス１１、または１２にデータ伝送の擬似実行完了を通知する(４０４段階)。擬似実行完了が通知されると、マスタディバイス１１または１２は次のアクセスを開始しうる。一方、前記４０４段階における待ち時間は、スレーブディバイス２１、２２、２３の各待ち時間のうち最長の待ち時間を意味する。
【００４１】
図５は図４のコマンドの伝達方法を示すタイムブロック図である。
図５を参照すれば、まずスレーブディバイス２１にコマンドが伝えられ、次いでスレーブディバイス２２にコマンドが伝えられることが分かる。擬似遅延器３はスレーブディバイス２１のデータ伝送の完了時点から待ち時間(演算制御器待ち時間+演算ディバイス待ち時間)だけ遡及してコマンドの擬似実行完了を通知する。また、擬似遅延器３はコマンドをメモリ制御器２１１または演算制御器２２１に伝達するにおいて待ち時間が同一になるように必要な遅延クロック数だけ遅延して伝達する。これにより、"マスタ実行サイクル１"と"データ伝送１"を連結する直線の傾度(a)と"マスタ実行サイクル２"と"データ伝送２"を連結する直線の傾度(b)は同一になる。
【００４２】
すなわち、本発明によれば、スレーブディバイス２１のデータ伝送(データ伝送１)とスレーブディバイス２２のデータ伝送(データ伝送２)がアイドルクロック無しに連続して行われることを確認しうる。
【００４３】
一方、図５は２つのスレーブディバイスについて示しているが、スレーブディバイスの数が３つ以上の場合にも、同様にあらゆるスレーブディバイスが同じ待ち時間を有するものと見られるように、コマンドを遅延させて伝達して待ち時間だけ遡及して擬似実行完了を通知する方法による。外部から見えるスレーブディバイスの待ち時間は前記各スレーブディバイスが有する待ち時間のうち最長の待ち時間として統一される。待ち時間を統一させることによってマスタディバイスのコマンド出力時点とデータバスにおけるデータ伝送時点とを連結する直線の傾度を同一にすることによって、データバスからの連続的なデータ伝送が可能になるので全体的なシステム効率が向上されうる。
【００４４】
一方、前述した実施形態とは異なって、擬似遅延器はスレーブディバイス２１、２２、２３ごとに各々備えられる。このような場合にも、擬似遅延器は前述した実施形態と同様にマスタディバイス１１、１２からコマンドを受信して遅延クロック数だけ遅延出力し、データ伝送の完了時点から所定の遅延クロック数だけ遡及された時点で対応マスタディバイス１１または１２にデータ伝送完了を通知する同一な機能を行う。ただし、擬似遅延器は対応スレーブディバイス２１、２２、２３の遅延クロック数だけを貯蔵し、参照すれば良い。
【００４５】
【発明の効果】
前述したように本発明によれば、データ伝送に必要な準備開始時点を操り上げられてデータバスのアイドルクロックを減少させうる。特に、パイプライン伝送を支援しないメモリの場合にもパイプライン伝送と類似したデータ伝送が可能になる。これは、擬似実行完了を通知することによって実際にデータ伝送が完了されていない時点で他のスレーブディバイスに対するコマンドを実行可能になるからである。
【００４６】
また、本発明によれば、スレーブディバイスの待ち時間を同一にすることによって、待ち時間の差によって発生するデータバスのアイドルクロックを減少させ、データバスにおけるデータの衝突を防止しうる。特に、スレーブディバイスがパイプライン伝送を支援し、バースト伝送の頻繁なSDRAMのようなメモリの場合、データバスのアイドルクロック数が著しく減少されてバスシステムの効率が高まる。
【図面の簡単な説明】
【図１】 本発明の望ましい実施形態に係るバスシステムの概略図である。
【図２】 マスタディバイスとスレーブディバイスのメモリとのコマンド伝達順序を説明するためのブロック図である。
【図３】 マスタディバイスとスレーブディバイスの演算器とのコマンド伝達順序を説明するためのブロック図である。
【図４】 本発明の望ましい実施形態に係るコマンドの伝達方法を説明するためのフローチャートである。
【図５】 図４のコマンドの伝達方法を示すタイムブロック図である。
【図６】 従来のスレーブディバイスへのコマンドの伝達過程を説明するためのタイムブロック図である。
【符号の説明】
３ 擬似遅延器
１１、１２ マスタディバイス
２１、２２、２３ スレーブディバイス
３１ 貯蔵部
２１１ メモリ制御器
２１２ メモリディバイス
２２１ 演算制御器
２２２ 演算ディバイス
【発明の属する技術分野】
本発明はバスシステム及びそのコマンドの伝達方法に係り、特に待ち時間(latency time)を有する少なくとも１つのスレーブディバイスを含むバスシステム及びそのコマンドの伝達方法に関する。
【０００２】
【従来の技術】
複数のマスタディバイスとスレーブディバイスを含むバスシステムはバスの共有のために一般的に仲裁器を採用する。仲裁器は所定の仲裁アルゴリズムによってマスタディバイスにバスの所有権を許与し、バスの所有権を譲渡されたマスタディバイスは対応データ伝送が完了するまでバスの使用権を独占することになる。ここで、バスはアドレス/制御バスとデータバスとを含む。
【０００３】
スレーブディバイスがメモリの場合、スレーブディバイスはデータを貯蔵するためのメモリディバイスと前記メモリディバイスを制御するためのメモリ制御器とを含む。マスタディバイスからメモリ制御器にコマンドを出力すれば、メモリ制御器はメモリディバイスにアクセスするための準備過程を経て、メモリディバイスに対応制御信号を出力する。
【０００４】
図６はスレーブディバイスの１つのメモリへの従来のコマンドが伝えられる過程を説明するためのタイムブロック図である。
【０００５】
図６を参照すれば、マスタ実行サイクル、メモリ制御器実行サイクル、及びメモリディバイス実行サイクルが表示されている。マスタ実行サイクルは、マスタディバイスがメモリ制御器にコマンドを出力する時点から出力されたコマンドの実行完了-データ伝送完了-をメモリ制御器から通知される時点までを示す。メモリ制御器実行サイクルは、マスタディバイスから出力されたコマンドを受信してメモリ制御器の待ち時間が経過された後、メモリディバイスに制御信号を出力する時点からデータ伝送の完了時点までを意味する。メモリディバイス実行サイクルはメモリディバイスの待ち時間が経過された後、データの伝送が始まる時点からデータ伝送の完了時点までを示す。待ち時間はメモリディバイスまたはメモリ制御器における所定の準備過程を実行のに必要な時間を意味する。
【０００６】
図６に基づき、最近のバスシステムに採用されているSDRAMのようなメモリに対するコマンドの伝達過程をさらに具体的に説明すれば次の通りである。マスタディバイスからメモリ制御器のSDRAM制御器にアドレス、リ―ド/ライトフラッグ、バースト長さ(burst length)などデータ伝送に必要な情報の含まれたコマンドが入力されれば、SDRAM制御器は前記コマンドからデータ伝送のために必要な情報を抽出して該当制御信号をSDRAMに出力する。SDRAM制御器からの制御信号を入力されたSDRAMはアドレスデコーディングなどの一連の準備過程を経て所定のメモリバンクのメモリセルにアクセスする。これにより、データバスを通じてデータが入出力されるデータ伝送がなされる。すなわち、SDRAMにアクセスするためには、SDRAM制御器における準備過程が必要である。SDRAM制御器による準備過程が進行される間に、実際データの伝送が遅延されるという意味で待ち時間と称する。図６を参照すれば、待ち時間はマスタディバイスからコマンドの出力時点から、スレーブ制御器から制御信号の出力時点までを「スレーブ制御器待ち時間」とし、スレーブ制御器から制御信号の出力時点から、メモリディバイスからデータの出力時点までを「メモリディバイス待ち時間」として細分化して表示している。
【０００７】
一方、データの伝送が完了されると、SDRAM制御器はマスタディバイスに前記コマンドの実行完了を通知する。マスタディバイスはSDRAM制御器から実行完了を通知された後、新たなコマンドを出力する。新たなコマンドによるデータの伝送も前述したような準備過程のための待ち時間が経過した後になされる。
【０００８】
結局、SDRAMのように待ち時間を有するスレーブディバイスの場合、図６に示されたように、マスタディバイスからコマンドの出力時点から対応データの伝送が始まる前までデータバスにはアイドルクロックが発生される。したがって、データバスの使用効率及びシステム性能が低下される。
【０００９】
【発明が解決しようとする課題】
したがって、本発明の目的は、データバスのアイドルクロックを減少させてシステム全体の性能を向上させうるバスシステム及びそのコマンドの伝達方法を提供することである。
【００１０】
【課題を解決するための手段】
前記目的は本発明によって、マスタディバイスと、少なくとも二つのスレーブディバイスを具備したバスシステムのコマンドの伝達方法において、(a) 第１スレーブディバイスに第１コマンドを伝達する段階と、(b) 前記第１コマンドによるデータ伝送の完了時点から、第２スレーブディバイスの待ち時間以下だけ遡及された時点で前記第２スレーブディバイスに第２コマンドを伝達する段階とを含むことを特徴とするコマンドの伝達方法によって達成される。
【００１１】
前記(b)段階の前に、(b１) 前記第１スレーブディバイスが前記データ伝送の完了時点から前記待ち時間以下だけ遡及された時点で対応マスタディバイスへデータ伝送の完了を知らせる擬似(pseudo)実行完了を通知する段階と、(b２) 擬似実行完了が通知された後、前記第２スレーブディバイスに対する前記第２コマンドを受信する段階とをさらに含むことが望ましい。
【００１２】
前記スレーブディバイスは、メモリディバイスと、前記メモリディバイスを制御するスレーブ制御器とを具備し、前記(a)段階は、(a１) 第１スレーブ制御器に前記第１コマンドを伝達する段階を含み、前記(b)段階は、(b’) 前記第１コマンドによって第１メモリディバイスのデータ伝送の完了時点から前記待ち時間以下だけ遡及された時点で第２スレーブ制御器に第２コマンドを伝達する段階を含むことが望ましい。
【００１３】
前記(b')段階の前に、(b'１) 前記第１スレーブ制御器が前記データ伝送の完了時点から前記待ち時間以下だけ遡及された時点で対応マスタディバイスにデータ伝送の完了を知らせる擬似実行完了を通知する段階と、(b'２) 擬似実行完了を通知された前記対応マスタディバイスから前記第２スレーブディバイスに対する前記第２コマンドを受信する段階とをさらに含むことが望ましい。
【００１４】
前記メモリディバイスは、SDRAMであり、前記スレーブ制御器は、SDRAMコントローラであることが特に望ましい。
【００１５】
一方、前記目的は、マスタディバイスと、少なくとも２つのスレーブディバイスを具備し、前記スレーブディバイスのうち少なくとも１つは待ち時間を有するバスシステムのコマンドの伝達方法において、(e) 前記待ち時間のうち最長の待ち時間と、前記各スレーブディバイスの待ち時間との差値を備える段階と、(f) 前記マスタディバイスからの第１スレーブディバイスに対する第１コマンドを伝達される段階と、(g) 前記第１スレーブディバイスに対する対応差値に該当する時間が経過された後、前記第１コマンドを前記第１スレーブディバイスに伝達する段階とを含むことを特徴とするコマンドの伝達方法によっても達成される。
【００１６】
ここで、(h) 前記第１コマンドによるデータ伝送の完了時点から、第２スレーブディバイスの待ち時間以下だけ遡及された時点で前記第２スレーブディバイスに第２コマンドを伝達する段階をさらに含むことが望ましい。
【００１７】
一方、本発明の他の分野によれば、前記目的は、マスタディバイスと、少なくとも２つのスレーブディバイスを具備し、前記スレーブディバイスのうち少なくとも１つは待ち時間を有するバスシステムにおいて、前記マスタディバイスからの第１コマンドを第１スレーブディバイスに伝達し、前記第１スレーブディバイスの前記第１コマンドによるデータ伝送の完了時点から、前記第２スレーブディバイスの待ち時間以下だけ遡及された時点で第２スレーブディバイスに第２コマンドを伝達するための擬似遅延器を含むことを特徴とするバスシステムによっても達成される。
【００１８】
前記第１スレーブディバイスは、前記第１コマンドによるデータ伝送の完了時点から前記第２スレーブディバイスの待ち時間以下だけ遡及された時点で前記対応マスタディバイスに擬似実行完了を通知し、前記対応マスタディバイスは、前記擬似実行完了が受信されると前記第２コマンドを前記擬似遅延器に伝達することが望ましい。
【００１９】
前記スレーブディバイスは、前記待ち時間を有するメモリディバイスと、前記メモリディバイスを制御するスレーブ制御器とを具備し、前記擬似遅延器は、第１スレーブ制御器に前記第１コマンドを伝達し、前記第１コマンドによるデータ伝送の完了時点から前記待ち時間以下だけ遡及された時点で第２スレーブ制御器に前記第２コマンドを伝達することが望ましい。
【００２０】
前記第１スレーブ制御器は、前記第１コマンドによるデータ伝送の完了時点から前記待ち時間以下だけ遡及された時点で前記対応マスタディバイスに擬似実行完了を通知し、前記対応マスタディバイスは、前記擬似実行完了が受信されると前記擬似遅延器に前記第２コマンドを伝達することが望ましい。
【００２１】
前記メモリディバイスは、SDRAM(Synchronous Dynamic RAM)であり、前記スレーブ制御器は、SDRAMコントローラであることが望ましい。
【００２２】
また、前記目的は、マスタディバイスと、少なくとも２つのスレーブディバイスを具備し、前記スレーブディバイスのうち少なくとも１つは待ち時間を有するバスシステムにおいて、前記待ち時間のうち最長の待ち時間と、前記各スレーブディバイスの待ち時間との差の遅延クロック数を前記スレーブディバイスに対応して貯蔵させた貯蔵部を具備し、前記マスタディバイスからの第１スレーブディバイスに対する第１コマンドを伝達され、前記貯蔵部に貯蔵された対応遅延クロック数が経過した後、前記第１スレーブディバイスに伝達する擬似遅延器を含むことを特徴とするバスシステムによっても達成される。
【００２３】
前記スレーブディバイスは、前記待ち時間を有するメモリディバイスと、前記メモリディバイスを制御するスレーブ制御器とを具備し、第１スレーブ制御器は、前記第１コマンドによるデータ伝送の完了時点から前記待ち時間以下だけ遡及された時点で前記対応マスタディバイスに擬似実行完了を通知し、前記対応マスタディバイスは、前記擬似実行完了が受信されると前記擬似遅延器に前記第２コマンドを伝達することが望ましい。
【００２４】
【発明の実施の形態】
以下、添付した図面に基づいて本発明の望ましい実施形態を詳しく説明する。
【００２５】
図１は本発明の望ましい実施形態に係るバスシステムの概略図である。
図１を参照すれば、バスシステムは、少なくとも１つのマスタディバイス１１、１２、複数のスレーブディバイス２１、２２、２３、及び擬似遅延器３を含む。マスタディバイス１１、１２及びスレーブディバイス２１、２２、２３は、単純化のためにデータバス（図示せず）により連結されている。データバスはデータ伝送速度の相異なるメインデータバスとローカルデータバスとを含むことができる。また、マスタディバイス１１、１２とスレーブディバイス２１、２２、２３の間には仲裁器（図示せず）が連結されて所定の仲裁アルゴリズムによってバス使用を仲裁する。
【００２６】
マスタディバイス１１、１２は、一般的にプロセッサーまたはDMA(Direct Memory Access)制御器であり、スレーブディバイス２１、２２、２３は一般的にRAM、ROMなどのメモリ、入出力ディバイス、演算器、またはその他の周辺装置を示す。ただし、スレーブディバイス２１、２２、２３のうち少なくとも１つは待ち時間を有する。説明の便宜上、スレーブディバイス２１は待ち時間を有するメモリであり、スレーブディバイス２２は待ち時間を有する演算器であると前提する。ここで、マスタディバイス及びスレーブディバイスの数は必要に応じて多様に変更できる。
【００２７】
擬似遅延器３は、本発明の望ましい実施形態によって備えられたものであって、所定のマスタディバイス１１または１２からのコマンドを入力され、所定数の遅延クロックが経過された後、対応スレーブディバイス２１、２２、または２３に伝達する。
【００２８】
一方、スレーブディバイス２１、２２、２３は前記コマンドによるデータ伝送の完了時点から所定の待ち時間に該当するクロックだけ遡及された時点で前記コマンドを出力したマスタディバイス１１、１２にデータ伝送が完了したことを通知する擬似実行完了信号を伝送する。データ伝送の完了時点はコマンドに含まれたバースト長さから分かる。バースト長さはバースト伝送されるデータの長さを意味する。
【００２９】
図２はマスタディバイス１１、１２とスレーブディバイス２１のメモリとのコマンド伝達順序を説明するためのブロック図である。ただし、単純化のためにマスタディバイス１１のみを示す。
【００３０】
図２を参照すれば、スレーブディバイス２１はデータの貯蔵されるメモリディバイス２１２と、メモリディバイス２１２を制御するためのスレーブ制御器としてメモリ制御器２１１を具備する。擬似遅延器３はスレーブディバイス２１、２２、２３に対応するように遅延クロック数が貯蔵されている貯蔵部３１を具備する。遅延クロック数の決定方式は後述する。一方、貯蔵部３１はレジスターとして具現されうる。
【００３１】
擬似遅延器３は、マスタディバイス１１からスレーブディバイス２１に対するコマンドを入力され、貯蔵部３１に貯蔵された対応遅延クロック数に基づいてその遅延クロック数が経過した後にメモリ制御器２１１に前記コマンドを伝達する。
【００３２】
図３はマスタディバイス１１、１２とスレーブディバイス２２の演算器とのコマンド伝達順序を説明するためのブロック図である。ただし、単純化のためにマスタディバイス１１のみを示す。
【００３３】
図３を参照すれば、スレーブディバイス２２は演算を行う演算ディバイス２２２と、演算ディバイス２２２を制御するためのスレーブ制御器として演算制御器２２１を具備する。図２と同様に、擬似遅延器３は、マスタディバイス１１からスレーブディバイス２２に対するコマンドを入力され、貯蔵部３１に貯蔵された対応遅延クロック数に基づいてその遅延クロック数が経過した後に演算制御器２２１に前記コマンドを伝達する。
【００３４】
遅延クロック数は、スレーブディバイス２１、２２、または２３の待ち時間から決定される。例えば、バスシステムの総スレーブディバイスの数が３であり、待ち時間が各々５クロック、６クロック、４クロックであれば、遅延クロック数は順次に１クロック、０クロック、２クロックとなる。すなわち、遅延クロック数は最長の待ち時間との差(Difference)クロック数となる。このように、擬似遅延器３はあらゆるスレーブディバイス２１、２２、２３の待ち時間を６クロックに同一にする役割をする。
【００３５】
一方、バースト長さが４であれば、４つのデータが連続して伝送されることが分かるため、スレーブディバイス２１、２２、２３は４つのデータの伝送が完了される時点から６クロックだけ遡及された時点で対応マスタディバイス１１、１２に擬似実行完了を通知する。
【００３６】
前述したような構成によって本発明の望ましい実施形態に係るコマンドの伝達方法を概略的に説明すれば次の通りである。
【００３７】
図４はコマンドの伝達方法を説明するためのフローチャートである。
図４を参照すれば、擬似遅延器３はマスタディバイス１１、１２から所定のスレーブディバイス２１、２２、または２３に対するコマンドを受信する(４０１段階)。
【００３８】
次いで、受信されたコマンドに対するスレーブディバイス２１、２２、または２３に対応する遅延クロック数を貯蔵部３１から参照する(４０２段階)。
【００３９】
参照された遅延クロック数が経過した後、擬似遅延器３は前記コマンドを対応スレーブディバイス２１、２２、または２３に伝達する(４０３段階)。
【００４０】
最後に、コマンドを受信した前記スレーブディバイス２１、２２、または２３は前記コマンドに含まれたバースト長さからデータ伝送の完了時点を探し出して、完了時点から待ち時間に該当するクロックだけ遡及された時点で対応マスタディバイス１１、または１２にデータ伝送の擬似実行完了を通知する(４０４段階)。擬似実行完了が通知されると、マスタディバイス１１または１２は次のアクセスを開始しうる。一方、前記４０４段階における待ち時間は、スレーブディバイス２１、２２、２３の各待ち時間のうち最長の待ち時間を意味する。
【００４１】
図５は図４のコマンドの伝達方法を示すタイムブロック図である。
図５を参照すれば、まずスレーブディバイス２１にコマンドが伝えられ、次いでスレーブディバイス２２にコマンドが伝えられることが分かる。擬似遅延器３はスレーブディバイス２１のデータ伝送の完了時点から待ち時間(演算制御器待ち時間+演算ディバイス待ち時間)だけ遡及してコマンドの擬似実行完了を通知する。また、擬似遅延器３はコマンドをメモリ制御器２１１または演算制御器２２１に伝達するにおいて待ち時間が同一になるように必要な遅延クロック数だけ遅延して伝達する。これにより、"マスタ実行サイクル１"と"データ伝送１"を連結する直線の傾度(a)と"マスタ実行サイクル２"と"データ伝送２"を連結する直線の傾度(b)は同一になる。
【００４２】
すなわち、本発明によれば、スレーブディバイス２１のデータ伝送(データ伝送１)とスレーブディバイス２２のデータ伝送(データ伝送２)がアイドルクロック無しに連続して行われることを確認しうる。
【００４３】
一方、図５は２つのスレーブディバイスについて示しているが、スレーブディバイスの数が３つ以上の場合にも、同様にあらゆるスレーブディバイスが同じ待ち時間を有するものと見られるように、コマンドを遅延させて伝達して待ち時間だけ遡及して擬似実行完了を通知する方法による。外部から見えるスレーブディバイスの待ち時間は前記各スレーブディバイスが有する待ち時間のうち最長の待ち時間として統一される。待ち時間を統一させることによってマスタディバイスのコマンド出力時点とデータバスにおけるデータ伝送時点とを連結する直線の傾度を同一にすることによって、データバスからの連続的なデータ伝送が可能になるので全体的なシステム効率が向上されうる。
【００４４】
一方、前述した実施形態とは異なって、擬似遅延器はスレーブディバイス２１、２２、２３ごとに各々備えられる。このような場合にも、擬似遅延器は前述した実施形態と同様にマスタディバイス１１、１２からコマンドを受信して遅延クロック数だけ遅延出力し、データ伝送の完了時点から所定の遅延クロック数だけ遡及された時点で対応マスタディバイス１１または１２にデータ伝送完了を通知する同一な機能を行う。ただし、擬似遅延器は対応スレーブディバイス２１、２２、２３の遅延クロック数だけを貯蔵し、参照すれば良い。
【００４５】
【発明の効果】
前述したように本発明によれば、データ伝送に必要な準備開始時点を操り上げられてデータバスのアイドルクロックを減少させうる。特に、パイプライン伝送を支援しないメモリの場合にもパイプライン伝送と類似したデータ伝送が可能になる。これは、擬似実行完了を通知することによって実際にデータ伝送が完了されていない時点で他のスレーブディバイスに対するコマンドを実行可能になるからである。
【００４６】
また、本発明によれば、スレーブディバイスの待ち時間を同一にすることによって、待ち時間の差によって発生するデータバスのアイドルクロックを減少させ、データバスにおけるデータの衝突を防止しうる。特に、スレーブディバイスがパイプライン伝送を支援し、バースト伝送の頻繁なSDRAMのようなメモリの場合、データバスのアイドルクロック数が著しく減少されてバスシステムの効率が高まる。
【図面の簡単な説明】
【図１】 本発明の望ましい実施形態に係るバスシステムの概略図である。
【図２】 マスタディバイスとスレーブディバイスのメモリとのコマンド伝達順序を説明するためのブロック図である。
【図３】 マスタディバイスとスレーブディバイスの演算器とのコマンド伝達順序を説明するためのブロック図である。
【図４】 本発明の望ましい実施形態に係るコマンドの伝達方法を説明するためのフローチャートである。
【図５】 図４のコマンドの伝達方法を示すタイムブロック図である。
【図６】 従来のスレーブディバイスへのコマンドの伝達過程を説明するためのタイムブロック図である。
【符号の説明】
３ 擬似遅延器
１１、１２ マスタディバイス
２１、２２、２３ スレーブディバイス
３１ 貯蔵部
２１１ メモリ制御器
２１２ メモリディバイス
２２１ 演算制御器
２２２ 演算ディバイス
Claims (9)
- マスタディバイスと、少なくとも二つのスレーブディバイスと、前記マスタディバイス及び前記スレーブディバイス間に接続される疑似遅延器と、を具備したバスシステムのコマンドの伝達方法において、
(a) 前記疑似遅延器が、第１スレーブディバイスに前記マスタディバイスから受信した第1コマンドを伝達する段階と、
(b) 前記疑似遅延器が、前記第１スレーブディバイスの前記第１コマンドによるデータ伝送の完了時点から第２スレーブディバイスの待ち時間以下だけ遡及された時点で前記第２スレーブディバイスに前記マスタディバイスから受信した第２コマンドを伝達する段階とを含み、
前記(b) 段階の前に、
(b1) 前記疑似遅延器が、前記第１コマンドに含まれるデータの長さから分かる前記データ伝送の完了時点に基づいて、前記データ伝送の完了時点から前記第２スレーブディバイスの待ち時間だけ遡及された時点で対応マスタディバイスに前記データ伝送の完了を知らせる擬似実行完了を通知する段階と、
(b2) 前記マスタディバイスが、前記擬似実行完了が通知された後、前記第２スレーブディバイスに対する前記第２コマンドを出力する段階とをさらに含むことを特徴とするコマンドの伝達方法。 - マスタディバイスと、少なくとも二つのスレーブディバイスと、前記マスタディバイス及び前記スレーブディバイス間に接続される疑似遅延器と、を具備したバスシステムのコマンドの伝達方法において、
(a) 前記疑似遅延器が、第1スレーブディバイスに前記マスタディバイスから受信した第１コマンドを伝達する段階と、
(b) 前記疑似遅延器が、前記第１スレーブディバイスの前記第１コマンドによるデータ伝送の完了時点から第２スレーブディバイスの待ち時間以下だけ遡及された時点で前記第２スレーブディバイスに前記マスタディバイスから受信した第２コマンドを伝達する段階とを含み、
前記第１及び第２スレーブディバイスは、メモリディバイスと、前記メモリディバイスを制御するスレーブ制御器とを具備し、
前記(a) 段階は、
(a1) 前記疑似遅延器が、第１スレーブ制御器に前記第１コマンドを伝達する段階を含み、
前記(b) 段階は、
(b'1) 前記疑似遅延器が、前記第１コマンドに含まれるデータの長さから分かる前記データ伝送の完了時点に基づいて、前記第１スレーブ制御器が前記第１コマンドによるデータ伝送の完了時点から前記第２スレーブディバイスの待ち時間だけ遡及された時点で対応マスタディバイスに前記データ伝送の完了を知らせる擬似実行完了を通知する段階と、
(b'2) 前記疑似遅延器が、前記擬似実行完了を通知された前記対応マスタディバイスから前記第２スレーブディバイスに対する前記第２コマンドを受信する段階と、
(b'3) 前記疑似遅延器が、前記データ伝送の完了時点から前記第２スレーブディバイスの待ち時間以下だけ遡及された時点で第２スレーブ制御器に前記第２コマンドを伝達する段階とをさらに含むことを特徴とするコマンドの伝達方法。 - 前記各メモリディバイスは、SDRAM であり、
前記各スレーブ制御器は、SDRAM コントローラであることを特徴とする請求項２に記載のコマンドの伝達方法。 - マスタディバイスと、少なくとも２つのスレーブディバイスと、前記マスタディバイス及び前記スレーブディバイス間に接続される疑似遅延器と、を具備し、前記スレーブディバイスのうち少なくとも１つは待ち時間を有するバスシステムのコマンドの伝達方法において、
(e) 前記疑似遅延器が、前記待ち時間のうち最長の待ち時間と、前記各スレーブディバイスの待ち時間との差値を決定して貯蔵する段階と、
(f) 前記疑似遅延器が、前記マスタディバイスからの第１スレーブディバイスに対する第１コマンドを受信する段階と、
(g) 前記疑似遅延器が、前記第１スレーブディバイスに対応する差値に該当する時間が経過した後、前記第１コマンドを前記第１スレーブディバイスに伝達する段階とを含むことを特徴とするコマンドの伝達方法。 - (h) 前記疑似遅延器が、前記第１スレーブディバイスの前記第１コマンドによるデータ伝送の完了時点から第２スレーブディバイスの待ち時間以下だけ遡及された時点で前記第２スレーブディバイスに前記マスタディバイスからの第２コマンドを伝達する段階をさらに含むことを特徴とする請求項４に記載のコマンドの伝達方法。
- マスタディバイスと、少なくとも２つのスレーブディバイスを具備し、前記スレーブディバイスのうち少なくとも１つは待ち時間を有するバスシステムにおいて、
前記マスタディバイスからの第１コマンドを第１スレーブディバイスに伝達し、前記第１スレーブディバイスの前記第１コマンドによるデータ伝送の完了時点から第２スレーブディバイスの待ち時間以下だけ遡及された時点で前記第２スレーブディバイスに前記マスタディバイスから受信した第２コマンドを伝達するための擬似遅延器を含み、
前記疑似遅延器は、前記第１コマンドに含まれるデータの長さから分かる前記データ伝送の完了時点に基づいて、前記データ伝送の完了時点から前記第２スレーブデイバイスの待ち時間だけ遡及された時点で対応マスタディバイスに擬似実行完了を通知し、
前記対応マスタディバイスは、前記擬似実行完了を受信すると前記第２コマンドを前記擬似遅延器に出力することを特徴とするバスシステム。 - マスタディバイスと、少なくとも２つのスレーブディバイスを具備し、前記スレーブディバイスのうち少なくとも１つは待ち時間を有するバスシステムにおいて、
前記マスタディバイスからの第１コマンドを第１スレーブディバイスに伝達し、前記第１スレーブディバイスの前記第１コマンドによるデータ伝送の完了時点から第２スレーブディバイスの待ち時間以下だけ遡及された時点で前記第２スレーブディバイスに第２コマンドを伝達するための擬似遅延器を含み、
前記第１及び第２スレーブディバイスは、前記待ち時間を有するメモリディバイスと、前記メモリディバイスを制御するスレーブ制御器とを具備し、
前記擬似遅延器は、
第１スレーブ制御器に前記第１コマンドを伝達し、前記データ伝送の完了時点から前記第２スレーブディバイスの待ち時間以下だけ遡及された時点で第２スレーブ制御器に前記第２コマンドを伝達し、
前記第１コマンドに含まれるデータの長さから分かる前記データ伝送の完了時点に基づいて、前記データ伝送の完了時点から前記第２スレーブディバイスの待ち時間だけ遡及された時点で対応マスタディバイスに擬似実行完了を通知し、
前記対応マスタディバイスは、前記擬似実行完了を受信すると前記擬似遅延器に前記第２コマンドを出力することを特徴とするバスシステム。 - 前記各メモリディバイスは、SDRAM であり、
前記各スレーブ制御器は、SDRAM コントローラであることを特徴とする請求項７に記載のバスシステム。 - マスタディバイスと、少なくとも２つのスレーブディバイスを具備し、前記スレーブディバイスのうち少なくとも１つは待ち時間を有するバスシステムにおいて、
前記待ち時間のうち最長の待ち時間と、前記各スレーブディバイスの待ち時間との差クロック数である遅延クロック数が前記各スレーブディバイスに対応して貯蔵する貯蔵部を具備し、前記マスタディバイスからの第１スレーブディバイスに対する第１コマンドを受信し、前記貯蔵部に貯蔵された前記第１スレーブディバイスに対応する遅延クロック数が経過した後、前記第１スレーブディバイスに前記第１コマンドを伝達する擬似遅延器を含み、
前記各スレーブディバイスは、前記待ち時間を有するメモリディバイスと、前記メモリディバイスを制御するスレーブ制御器とを具備し、
前記疑似遅延器は、前記第１コマンドに含まれるデータの長さから分かる前記第１スレーブディバイスの前記第１コマンドによるデータ伝送の完了時点に基づいて、前記データ伝送の完了時点から前記最長の待ち時間だけ遡及された時点で対応マスタディバイスに擬似実行完了を通知し、
前記対応マスタディバイスは、前記擬似実行完了を受信すると前記擬似遅延器に前記第２コマンドを出力することを特徴とするバスシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR200045452 | 2000-08-05 | ||
| KR1020000045452A KR100644597B1 (ko) | 2000-08-05 | 2000-08-05 | 버스 시스템 및 그 커맨드 전달방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002055940A JP2002055940A (ja) | 2002-02-20 |
| JP4112813B2 true JP4112813B2 (ja) | 2008-07-02 |
Family
ID=19681895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001093679A Expired - Fee Related JP4112813B2 (ja) | 2000-08-05 | 2001-03-28 | バスシステム及びそのコマンドの伝達方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6845418B2 (ja) |
| JP (1) | JP4112813B2 (ja) |
| KR (1) | KR100644597B1 (ja) |
| CN (1) | CN1205559C (ja) |
| GB (1) | GB2365590B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100444595C (zh) * | 2004-12-24 | 2008-12-17 | 北京中星微电子有限公司 | 一种主从设备通信方法 |
| KR100694095B1 (ko) * | 2005-03-05 | 2007-03-12 | 삼성전자주식회사 | 버스 연결 방법 및 장치 |
| TWI492576B (zh) * | 2013-03-11 | 2015-07-11 | Realtek Semiconductor Corp | 主從偵測方法以及主從偵測電路 |
| CN104850516B (zh) * | 2015-05-25 | 2017-09-26 | 福州瑞芯微电子股份有限公司 | 一种ddr变频设计方法和装置 |
| JP7493311B2 (ja) * | 2019-06-19 | 2024-05-31 | キヤノン株式会社 | バスシステムおよびその制御方法 |
| TWI769080B (zh) * | 2021-09-17 | 2022-06-21 | 瑞昱半導體股份有限公司 | 用於同步動態隨機存取記憶體之控制模組及其控制方法 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3587044A (en) * | 1969-07-14 | 1971-06-22 | Ibm | Digital communication system |
| US4253147A (en) * | 1979-04-09 | 1981-02-24 | Rockwell International Corporation | Memory unit with pipelined cycle of operations |
| JPH01152554A (ja) | 1987-12-09 | 1989-06-15 | Fujitsu Ltd | 制御装置 |
| JPH01265349A (ja) | 1987-12-23 | 1989-10-23 | Fuji Electric Co Ltd | マスタ・スレーブシステムのデータ転送方法 |
| US5440752A (en) * | 1991-07-08 | 1995-08-08 | Seiko Epson Corporation | Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU |
| JPH05336091A (ja) * | 1992-06-03 | 1993-12-17 | Nec Corp | バス通信システム |
| JPH06119275A (ja) * | 1992-10-08 | 1994-04-28 | Ricoh Co Ltd | リカバリータイム自動挿入回路 |
| JPH06231074A (ja) * | 1993-01-29 | 1994-08-19 | Nec Corp | システムバスの多重アクセス方式 |
| JPH06282525A (ja) * | 1993-03-29 | 1994-10-07 | Matsushita Electric Ind Co Ltd | 同期型バス装置 |
| IL110181A (en) * | 1994-06-30 | 1998-02-08 | Softchip Israel Ltd | Install microprocessor and peripherals |
| EP0690382B1 (en) * | 1994-07-01 | 2003-01-02 | Sun Microsystems, Inc. | Computer system with a multiplexed address bus and pipelined write operations |
| US5564027A (en) * | 1995-04-20 | 1996-10-08 | International Business Machines Corporation | Low latency cadence selectable interface for data transfers between busses of differing frequencies |
| US5768529A (en) * | 1995-05-05 | 1998-06-16 | Silicon Graphics, Inc. | System and method for the synchronous transmission of data in a communication network utilizing a source clock signal to latch serial data into first registers and a handshake signal to latch parallel data into second registers |
| US5630096A (en) * | 1995-05-10 | 1997-05-13 | Microunity Systems Engineering, Inc. | Controller for a synchronous DRAM that maximizes throughput by allowing memory requests and commands to be issued out of order |
| JPH09185580A (ja) * | 1995-12-28 | 1997-07-15 | Hitachi Ltd | バスシステム |
| US5682353A (en) * | 1996-06-13 | 1997-10-28 | Waferscale Integration Inc. | Self adjusting sense amplifier clock delay circuit |
| JPH1097496A (ja) * | 1996-09-20 | 1998-04-14 | Sanyo Electric Co Ltd | バス制御方法およびその方法を用いた装置 |
| US6088774A (en) * | 1996-09-20 | 2000-07-11 | Advanced Memory International, Inc. | Read/write timing for maximum utilization of bidirectional read/write bus |
| US5925118A (en) * | 1996-10-11 | 1999-07-20 | International Business Machines Corporation | Methods and architectures for overlapped read and write operations |
| US5784582A (en) * | 1996-10-28 | 1998-07-21 | 3Com Corporation | Data processing system having memory controller for supplying current request and next request for access to the shared memory pipeline |
| US5974514A (en) * | 1996-11-12 | 1999-10-26 | Hewlett-Packard | Controlling SDRAM memory by using truncated burst read-modify-write memory operations |
| US5915104A (en) * | 1997-01-09 | 1999-06-22 | Silicon Graphics, Inc. | High bandwidth PCI to packet switched router bridge having minimized memory latency |
| US5917772A (en) * | 1997-09-16 | 1999-06-29 | Micron Technology, Inc. | Data input circuit for eliminating idle cycles in a memory device |
| US6178477B1 (en) * | 1997-10-09 | 2001-01-23 | Vlsi Technology, Inc. | Method and system for pseudo delayed transactions through a bridge to guarantee access to a shared resource |
| US6081860A (en) * | 1997-11-20 | 2000-06-27 | International Business Machines Corporation | Address pipelining for data transfers |
| JP3570877B2 (ja) | 1998-01-05 | 2004-09-29 | エヌイーシーコンピュータテクノ株式会社 | 情報処理装置 |
| JP2000137983A (ja) * | 1998-08-26 | 2000-05-16 | Toshiba Corp | 半導体記憶装置 |
| US6289406B1 (en) * | 1998-11-06 | 2001-09-11 | Vlsi Technology, Inc. | Optimizing the performance of asynchronous bus bridges with dynamic transactions |
| US6219747B1 (en) * | 1999-01-06 | 2001-04-17 | Dvdo Inc | Methods and apparatus for variable length SDRAM transfers |
| US6513089B1 (en) * | 2000-05-18 | 2003-01-28 | International Business Machines Corporation | Dual burst latency timers for overlapped read and write data transfers |
| US6772254B2 (en) * | 2000-06-21 | 2004-08-03 | International Business Machines Corporation | Multi-master computer system with overlapped read and write operations and scalable address pipelining |
| KR100716950B1 (ko) * | 2000-08-11 | 2007-05-10 | 삼성전자주식회사 | 버스 시스템 |
-
2000
- 2000-08-05 KR KR1020000045452A patent/KR100644597B1/ko not_active IP Right Cessation
-
2001
- 2001-02-14 CN CNB011037822A patent/CN1205559C/zh not_active Expired - Fee Related
- 2001-02-19 GB GB0104032A patent/GB2365590B/en not_active Expired - Fee Related
- 2001-03-08 US US09/801,048 patent/US6845418B2/en not_active Expired - Fee Related
- 2001-03-28 JP JP2001093679A patent/JP4112813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002055940A (ja) | 2002-02-20 |
| US6845418B2 (en) | 2005-01-18 |
| KR20020012032A (ko) | 2002-02-15 |
| GB0104032D0 (en) | 2001-04-04 |
| CN1205559C (zh) | 2005-06-08 |
| US20020019895A1 (en) | 2002-02-14 |
| KR100644597B1 (ko) | 2006-11-10 |
| CN1337629A (zh) | 2002-02-27 |
| GB2365590A (en) | 2002-02-20 |
| GB2365590B (en) | 2002-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4786209B2 (ja) | メモリアクセス装置 | |
| US20060004976A1 (en) | Shared memory architecture | |
| JPH06139189A (ja) | 共有バス調停機構 | |
| JP2004171209A (ja) | 共有メモリデータ転送装置 | |
| JP2008276391A (ja) | メモリアクセス制御装置 | |
| JP4233373B2 (ja) | データ転送制御装置 | |
| JP4112813B2 (ja) | バスシステム及びそのコマンドの伝達方法 | |
| JP3444154B2 (ja) | メモリアクセス制御回路 | |
| US9128924B2 (en) | Method and apparatus for wireless broadband systems direct data transfer | |
| JP2002163228A (ja) | 多重コアｄｓｐ装置のための外部バス裁定技術 | |
| US5627968A (en) | Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory | |
| KR101022473B1 (ko) | 다층 버스 시스템에서의 메모리 뱅크 인터리빙 방법 및장치 | |
| JP5528939B2 (ja) | マイクロコンピュータ | |
| JP3820831B2 (ja) | メモリ制御方法及び装置 | |
| JP2006164099A (ja) | メモリ制御装置 | |
| KR20010050234A (ko) | 메모리(ｍｅｍ)와 결합한 데이터 처리용 디바이스 | |
| JP3492139B2 (ja) | バスを介したデータ転送方法およびバスマスタ制御装置 | |
| JP2002207541A (ja) | マイクロコンピュータ及びデータ処理装置 | |
| JP2006065453A (ja) | データ処理装置 | |
| JP2002268876A (ja) | パイプライン処理方法、及び情報処理装置 | |
| JP2000250852A (ja) | バス調停装置、バスシステムおよびバス調停方法 | |
| JP2806405B2 (ja) | マイクロプロセッサ | |
| JP3303420B2 (ja) | メモリアクセス制御装置 | |
| JP2007241912A (ja) | 信号処理回路 | |
| US5784580A (en) | System and method for communicating between devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |