JP5125885B2 - データ入出力装置 - Google Patents
データ入出力装置 Download PDFInfo
- Publication number
- JP5125885B2 JP5125885B2 JP2008216664A JP2008216664A JP5125885B2 JP 5125885 B2 JP5125885 B2 JP 5125885B2 JP 2008216664 A JP2008216664 A JP 2008216664A JP 2008216664 A JP2008216664 A JP 2008216664A JP 5125885 B2 JP5125885 B2 JP 5125885B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- response
- input
- fifo module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 107
- 230000004044 response Effects 0.000 description 223
- 239000000872 buffer Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
Images
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
出力する順序に関する順序情報を有するデータを入力側デバイスから入力して保持し、出力側デバイスへ出力するデータ入出力装置であって、
FIFOモジュールと、
前記FIFOモジュールから該FIFOモジュールに最先に格納されたデータである先頭データを出力するときの出力先を前記出力側デバイスと該FIFOモジュール自身とのいずれかに設定する設定手段と、
前記入力側デバイスから新たなデータを入力したときには、該新たなデータを前記FIFOモジュールに格納する格納処理を実行する入力制御手段と、
前記FIFOモジュールの前記先頭データが有する順序情報に基づいて、該先頭データが次に前記出力側デバイスへ出力すべきデータか否かを判定する判定処理を実行し、前記判定処理で肯定的な判定をしたときには前記出力先を前記出力側デバイスに設定するよう前記設定手段を制御して前記先頭データを前記出力側デバイスへ出力する出力処理を実行し、前記判定処理で否定的な判定をしたときには前記出力先を前記FIFOモジュールに設定するよう前記設定手段を制御して前記先頭データを前記FIFOモジュールに新たなデータとして再度格納する再格納処理を実行する出力制御手段と、
を備えたものである。
Claims (4)
- 出力する順序に関する順序情報を有するデータを入力側デバイスから入力して保持し、出力側デバイスへ出力するデータ入出力装置であって、
FIFOモジュールと、
前記FIFOモジュールから該FIFOモジュールに最先に格納されたデータである先頭データを出力するときの出力先を前記出力側デバイスと該FIFOモジュール自身とのいずれかに設定する設定手段と、
前記入力側デバイスから新たなデータを入力したときには、該新たなデータを前記FIFOモジュールに格納する格納処理を実行する入力制御手段と、
前記FIFOモジュールの前記先頭データが有する順序情報に基づいて、該先頭データが次に前記出力側デバイスへ出力すべきデータか否かを判定する判定処理を実行し、前記判定処理で肯定的な判定をしたときには前記出力先を前記出力側デバイスに設定するよう前記設定手段を制御して前記先頭データを前記出力側デバイスへ出力する出力処理を実行し、前記判定処理で否定的な判定をしたときには前記出力先を前記FIFOモジュールに設定するよう前記設定手段を制御して前記先頭データを前記FIFOモジュールに新たなデータとして再度格納する再格納処理を実行する出力制御手段と、
を備えたデータ入出力装置。 - 前記入力制御手段は、前記出力制御手段によって実行される前記再格納処理よりも優先して前記格納処理を行う手段である、
請求項1に記載のデータ入出力装置。 - 請求項1又は2に記載のデータ入出力装置であって、
前記FIFOモジュールを複数備え、
前記設定手段は、前記複数のFIFOモジュールから該複数のFIFOモジュールの各先頭データを出力するときの各先頭データの出力先をそれぞれ前記出力側デバイスと該先頭データを格納しているFIFOモジュール自身とのいずれかに設定する手段であり、
前記入力制御手段は、前記入力側デバイスから新たなデータを入力したときには、該新たなデータを前記複数のFIFOモジュールのいずれか1つに格納する格納処理を実行する手段であり、
前記出力制御手段は、前記複数のFIFOモジュールの各先頭データが有する順序情報に基づいて、各先頭データのいずれかが次に前記出力側デバイスへ出力すべきデータか否かを判定する判定処理を実行し、前記判定処理で肯定的な判定をしたときには前記次に出力すべきデータと判定された先頭データを格納するFIFOモジュールの出力先を前記出力側デバイスに設定するよう前記設定手段を制御して前記次に出力すべきデータと判定された先頭データを前記出力側デバイスへ出力する出力処理を実行し、前記判定処理で否定的な判定をしたときには前記複数のFIFOモジュールの各出力先をそれぞれ該FIFOモジュール自身に設定するよう前記設定手段を制御して前記複数のFIFOモジュールの各先頭データを該FIFOモジュール自身に新たなデータとして再度格納する再格納処理を実行する手段である、
データ入出力装置。 - 請求項3に記載のデータ入出力装置であって、
前記出力制御手段が前記出力処理を行っている間に、該出力処理を行っていないFIFOモジュールの各先頭データが有する順序情報に基づいて、各先頭データのいずれかが該出力処理で出力している先頭データの次に出力すべきデータか否かを判定する予備判定処理を実行し、前記予備判定処理で否定的な判定をしたときには、該出力処理を行っていないFIFOモジュールの各出力先をそれぞれ該FIFOモジュール自身に設定するよう前記設定手段を制御して該出力処理を行っていないFIFOモジュールの各先頭データを該FIFOモジュール自身に新たなデータとして再度格納する予備再格納処理を実行する予備出力制御手段、
を備えたデータ入出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008216664A JP5125885B2 (ja) | 2008-08-26 | 2008-08-26 | データ入出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008216664A JP5125885B2 (ja) | 2008-08-26 | 2008-08-26 | データ入出力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010055170A JP2010055170A (ja) | 2010-03-11 |
JP5125885B2 true JP5125885B2 (ja) | 2013-01-23 |
Family
ID=42071054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008216664A Expired - Fee Related JP5125885B2 (ja) | 2008-08-26 | 2008-08-26 | データ入出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5125885B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02125151A (ja) * | 1988-11-02 | 1990-05-14 | Yashima Eng Kk | ねじ送り装置 |
CN100524264C (zh) * | 2001-10-15 | 2009-08-05 | 先进微装置公司 | 计算机系统输入/输出节点的外围接口电路 |
-
2008
- 2008-08-26 JP JP2008216664A patent/JP5125885B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010055170A (ja) | 2010-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE49875E1 (en) | Memory system having high data transfer efficiency and host controller | |
US20070220361A1 (en) | Method and apparatus for guaranteeing memory bandwidth for trace data | |
US20140344512A1 (en) | Data Processing Apparatus and Memory Apparatus | |
US7299324B2 (en) | Reactive placement controller for interfacing with banked memory storage | |
JP2006293927A (ja) | ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi | |
JP5217786B2 (ja) | リクエスト調停装置及びリクエスト調停方法 | |
JP4829408B2 (ja) | 画像処理方法及び画像処理装置 | |
JP5125885B2 (ja) | データ入出力装置 | |
JP5414209B2 (ja) | メモリコントローラおよびその制御方法 | |
JP7024621B2 (ja) | 制御装置、画像形成装置、制御方法及び制御プログラム | |
JP4779010B2 (ja) | バッファリング装置およびバッファリング方法 | |
JP2010061620A (ja) | Dma装置及びdma転送方法 | |
JP2005267148A (ja) | メモリ制御装置 | |
JP2010079536A (ja) | メモリアクセス制御回路、メモリアクセス制御方法 | |
JP5428653B2 (ja) | メモリアクセス処理装置及び方法 | |
JP5652866B2 (ja) | バス調停回路及びバス調停方法 | |
WO2013094031A1 (ja) | 情報処理装置、その装置を用いた記録装置 | |
JP2006004340A (ja) | Dma転送制御装置 | |
JP2007072910A (ja) | 画像入力装置 | |
JP2002132702A (ja) | メモリ制御方式 | |
JPH0833869B2 (ja) | データ処理装置 | |
JP5040307B2 (ja) | 印刷装置 | |
JP2001239707A (ja) | プリンタ制御装置及びそのデータ転送方法 | |
JP2017151711A (ja) | 画像処理装置 | |
JP2012252599A (ja) | 情報処理装置、その装置を用いた記録装置、及び、情報処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5125885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |