JP5428653B2 - メモリアクセス処理装置及び方法 - Google Patents
メモリアクセス処理装置及び方法 Download PDFInfo
- Publication number
- JP5428653B2 JP5428653B2 JP2009198130A JP2009198130A JP5428653B2 JP 5428653 B2 JP5428653 B2 JP 5428653B2 JP 2009198130 A JP2009198130 A JP 2009198130A JP 2009198130 A JP2009198130 A JP 2009198130A JP 5428653 B2 JP5428653 B2 JP 5428653B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- arbitration
- memory access
- port
- access processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
図5は、本発明の第2の実施形態としてのメモリアクセス処理装置が示されている。この第2の実施形態のメモリアクセス処理装置は、図5に示すように、メモリアクセス装置101と、キャッシュ装置102a〜102dと、命令発行制御装置103a〜103dと、調停制御部104と、メモリ105と、混雑判定部108とから構成される。
2a〜2d:キャッシュ装置
3a〜3d:命令発行制御装置
4:調停制御部
5:メモリ
6:ロード命令圧縮制御部
7:追越制御部
8:混雑判定部
9a〜9d:命令バッファ
10:ストア圧縮制御部
11:命令数制御部
101:メモリアクセス装置
102a〜102d:キャッシュ装置
103a〜103d:命令発行制御装置
104:調停制御部
105:メモリ
108:混雑判定部
109:命令数カウンタ
Claims (7)
- 複数のポート間で独立してアクセス可能なメモリアクセス手段と、
前記各ポート毎に設けられたキャッシュ手段と、
前記各ポート毎に設けられたキャッシュ手段からの命令を受信し、前記各ポート毎に命令のリクエストを発行する命令発行制御手段と、
前記各ポート毎に発行された命令のリクエストを調停し、当該調停で決定された命令をメモリに送信する調停制御手段とを備え、
前記命令発行制御手段は、前記調停が混雑しているときには、ロード命令をストア命令に優先させるように、命令のリクエストの出力順を変更する
ことを特徴とするメモリアクセス処理装置。 - 前記命令発行制御手段は、前記調停が混雑しているときに、先行するストア命令と異なるアドレスの後続のロード命令が来たときに、前記先行するストア命令を退避させ、前記後続のロード命令に追い越させることを特徴とする請求項1に記載のメモリアクセス処理装置。
- 前記命令発行制御手段は、前記ストア命令が退避されている間に、前記退避されているストア命令と同一アドレスの後続のストア命令が来たときに、ストア命令の圧縮処理を行うことを特徴とする請求項1又は2に記載のメモリアクセス処理装置。
- 前記命令発行制御手段は、前記ストア命令が退避されている間に、前記退避されているストア命令と同一アドレスの後続のロード命令が来たときに、前記ストア命令の退避を解除し、前記ストア命令、前記後続のロード命令の順で出力させることを特徴とする請求項1から3の何れかに記載のメモリアクセス処理装置。
- 前記調停の混雑判定は、前記調停制御手段に送られてくる各ポートの命令のリクエストを格納するバッファに蓄積されたリクエストの数から求めることを特徴とする請求項1から4の何れかに記載のメモリアクセス処理装置。
- 前記各ポート毎の命令発行制御手段から送られてくる命令リクエストの発行情報でアップカウントし、前記調停制御手段から送られてくる調停により決定された命令のポート情報によりダウンカウントする命令数カウンタを備え、
前記調停の混雑判定は、前記命令数カウンタのカウント値から求めることを特徴とする請求項1から4の何れかに記載のメモリアクセス処理装置。 - 複数のポート間で独立してアクセス可能なメモリアクセス手段と、
前記各ポート毎に設けられたキャッシュ手段と、を備えたメモリアクセス処理装置のメモリアクセス方法において、
前記メモリアクセス処理装置の命令発行制御手段が、前記各ポート毎に設けられたキャッシュ手段からの命令を受信し、前記各ポート毎に命令のリクエストを発行し、
前記メモリアクセス処理装置の調停制御手段が、前記各ポート毎に発行された命令のリクエストを調停し、当該調停で決定された命令をメモリに送信し、
前記命令発行制御手段は、前記調停が混雑しているときには、ロード命令をストア命令に優先させるように、命令のリクエストの出力順を変更する
ことを特徴とするメモリアクセス処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009198130A JP5428653B2 (ja) | 2009-08-28 | 2009-08-28 | メモリアクセス処理装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009198130A JP5428653B2 (ja) | 2009-08-28 | 2009-08-28 | メモリアクセス処理装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011048744A JP2011048744A (ja) | 2011-03-10 |
JP5428653B2 true JP5428653B2 (ja) | 2014-02-26 |
Family
ID=43834966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009198130A Active JP5428653B2 (ja) | 2009-08-28 | 2009-08-28 | メモリアクセス処理装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5428653B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5668554B2 (ja) * | 2011-03-18 | 2015-02-12 | 日本電気株式会社 | メモリアクセス制御装置、プロセッサ及びメモリアクセス制御方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59161755A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Ltd | 記憶制御方式 |
JPH05233422A (ja) * | 1992-02-19 | 1993-09-10 | Hitachi Ltd | メモリ参照要求処理方式 |
JP2001005718A (ja) * | 1999-06-24 | 2001-01-12 | Seiko Instruments Inc | プロトコルハンドラ及びその信号処理方法 |
JP4699858B2 (ja) * | 2005-10-13 | 2011-06-15 | シャープ株式会社 | メモリ装置およびメモリ制御方法 |
JP2009157887A (ja) * | 2007-12-28 | 2009-07-16 | Nec Corp | ロードストアキューの制御方法及びその制御システム |
-
2009
- 2009-08-28 JP JP2009198130A patent/JP5428653B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011048744A (ja) | 2011-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI498918B (zh) | 存取緩衝器 | |
US8615629B2 (en) | Access scheduler | |
EP2898641B1 (en) | Ultra low latency network buffer storage | |
US20060161694A1 (en) | DMA apparatus | |
US20060010279A1 (en) | Apparatus for use in a computer systems | |
US7352766B2 (en) | High-speed memory having a modular structure | |
US7126959B2 (en) | High-speed packet memory | |
CN112948293A (zh) | 一种多用户接口的ddr仲裁器及ddr控制器芯片 | |
KR100321784B1 (ko) | 중재 지연 내성의 분산형 입력 버퍼 스위치 시스템 및그를 이용한 입력 데이터 처리 방법 | |
EP1891503B1 (en) | Concurrent read response acknowledge enhanced direct memory access unit | |
US9104531B1 (en) | Multi-core device with multi-bank memory | |
JP2011232917A (ja) | 半導体集積回路、及びリクエスト制御方法 | |
JP5650441B2 (ja) | 演算装置、キャッシュ装置、その制御方法及びコンピュータプログラム | |
JP2009237872A (ja) | メモリ制御装置,メモリ制御方法および情報処理装置 | |
JP5428653B2 (ja) | メモリアクセス処理装置及び方法 | |
JP3317873B2 (ja) | データ転送制御装置 | |
JP5360594B2 (ja) | Dma転送装置及び方法 | |
JP5359692B2 (ja) | フレーム出力方法及びフレーム出力装置 | |
JP6127872B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
JP5691555B2 (ja) | 相互結合網制御システム、相互結合網制御方法 | |
JP2004253960A (ja) | データ転送装置 | |
GB2341766A (en) | Bus architecture | |
JP5125885B2 (ja) | データ入出力装置 | |
GB2341771A (en) | Address decoding | |
GB2341772A (en) | Primary and secondary bus architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5428653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |