JP5668554B2 - メモリアクセス制御装置、プロセッサ及びメモリアクセス制御方法 - Google Patents
メモリアクセス制御装置、プロセッサ及びメモリアクセス制御方法 Download PDFInfo
- Publication number
- JP5668554B2 JP5668554B2 JP2011060874A JP2011060874A JP5668554B2 JP 5668554 B2 JP5668554 B2 JP 5668554B2 JP 2011060874 A JP2011060874 A JP 2011060874A JP 2011060874 A JP2011060874 A JP 2011060874A JP 5668554 B2 JP5668554 B2 JP 5668554B2
- Authority
- JP
- Japan
- Prior art keywords
- memory access
- instruction
- memory
- unit
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
複数の要素データ各々をアドレスに対応付けて格納するメモリと、
前記メモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行部と、
前記メモリに対するアクセスの混雑度を監視する監視部と、
前記命令発行部によって発行された複数のメモリアクセス命令を保持して、前記監視部で監視された混雑度と保持するメモリアクセス命令の数に関する情報とが対応付けられたテーブルを参照し、保持するメモリアクセス命令の数を増減させる保持部と、
前記保持部に保持された前記メモリアクセス命令のうち、所定の条件を満たす複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成部と、
前記生成部で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理部と、
を備える。
複数のメモリアクセス制御装置を備えるプロセッサであって、
前記メモリアクセス制御装置各々は、
複数の要素データ各々をアドレスに対応付けて格納するメモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行部と、
前記メモリに対するアクセスの混雑度を監視する監視部と、
前記命令発行部によって発行された複数のメモリアクセス命令を保持して、前記監視部で監視された混雑度と保持するメモリアクセス命令の数に関する情報とが対応付けられたテーブルを参照し、保持するメモリアクセス命令の数を増減させる保持部と、
前記保持部に保持された前記メモリアクセス命令のうち、所定の条件を満たす複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成部と、
前記生成部で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理部と、
を備える。
複数の要素データ各々をアドレスに対応付けて格納するメモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行工程と、
前記メモリに対するアクセスの混雑度を監視する監視工程と、
前記命令発行工程において発行された複数のメモリアクセス命令を保持して、前記監視工程で監視された混雑度と保持するメモリアクセス命令の数に関する情報とが対応付けられたテーブルを参照し、保持するメモリアクセス命令の数を増減させる保持工程と、
前記保持工程で保持された前記メモリアクセス命令のうち、所定の条件を満たす複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成工程と、
前記生成工程で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理工程と、
を含む。
また、本発明の第4の観点に係るメモリアクセス制御装置は、
複数の要素データ各々をアドレスに対応付けて格納するメモリと、
前記メモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行部と、
前記命令発行部によって発行されたメモリアクセス命令の中から、先行する未処理のメモリアクセス命令との間で、アクセスするアドレスが依存しないメモリアクセス命令を検出する命令検出部と、
前記メモリに対するアクセスの混雑度を監視する監視部と、
前記命令発行部によって発行された複数のメモリアクセス命令を保持して、前記監視部で監視された混雑度に応じて保持するメモリアクセス命令の数を増減させる保持部と、
前記保持部に保持された前記メモリアクセス命令のうち、前記命令検出部で検出されたメモリアクセス命令であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ベースアドレスの差が前記メモリのバンクのサイズ内であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ディスタンスが一致し、前記複数のメモリアクセス命令のフォーマットに含まれる各ベクトル長に一致する範囲がある複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成部と、
前記生成部で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理部と、
を備える。
また、本発明の第5の観点に係るプロセッサは、
複数のメモリアクセス制御装置を備えるプロセッサであって、
前記メモリアクセス制御装置各々は、
複数の要素データ各々をアドレスに対応付けて格納するメモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行部と、
前記命令発行部によって発行されたメモリアクセス命令の中から、先行する未処理のメモリアクセス命令との間で、アクセスするアドレスが依存しないメモリアクセス命令を検出する命令検出部と、
前記メモリに対するアクセスの混雑度を監視する監視部と、
前記命令発行部によって発行された複数のメモリアクセス命令を保持して、前記監視部で監視された混雑度に応じて保持するメモリアクセス命令の数を増減させる保持部と、
前記保持部に保持された前記メモリアクセス命令のうち、前記命令検出部で検出されたメモリアクセス命令であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ベースアドレスの差が前記メモリのバンクのサイズ内であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ディスタンスが一致し、前記複数のメモリアクセス命令のフォーマットに含まれる各ベクトル長に一致する範囲がある複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成部と、
前記生成部で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理部と、
を備える。
また、本発明の第6の観点に係るメモリアクセス制御方法は、
複数の要素データ各々をアドレスに対応付けて格納するメモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行工程と、
前記命令発行工程において発行されたメモリアクセス命令の中から、先行する未処理のメモリアクセス命令との間で、アクセスするアドレスが依存しないメモリアクセス命令を検出する命令検出工程と、
前記メモリに対するアクセスの混雑度を監視する監視工程と、
前記命令発行工程において発行された複数のメモリアクセス命令を保持して、前記監視工程で監視された混雑度に応じて保持するメモリアクセス命令の数を増減させる保持工程と、
前記保持工程で保持された前記メモリアクセス命令のうち、前記命令検出工程で検出されたメモリアクセス命令であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ベースアドレスの差が前記メモリのバンクのサイズ内であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ディスタンスが一致し、前記複数のメモリアクセス命令のフォーマットに含まれる各ベクトル長に一致する範囲がある複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成工程と、
前記生成工程で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理工程と、
を含む。
図1は、本実施形態に係るメモリアクセス制御装置100の構成を示す。メモリアクセス制御装置100は、メモリ10及びCPU20を備える。
本実施形態2では、図7に示すような8つのメモリアクセス命令(6つのベクトルロード命令及び2つのベクトルストア命令)が命令発行部311によって発行された場合を説明する。ベクトルロード命令A、B、C、E、F、Gは、ベースアドレスがそれぞれ「000」、「008」、「016」、「024」、「032」、「040」であって、ディスタンスが「64バイト」、ベクトル長が「256バイト」である。ベクトルストア命令D、Hは、ベースアドレスがそれぞれ「40000」、「40008」であって、ディスタンスが「16バイト」、ベクトル長が「256バイト」である。発行される順序は、ベクトルロード命令A、B、C、ベクトルストア命令D、ベクトルロード命令E、F、G、ベクトルストア命令Hである。
図10は、上記実施形態1のアクセスリクエストの生成処理によって、8つのベクトルロード命令A乃至Hを圧縮したアクセスリクエストを示す。ベクトルロード命令A乃至Hの各ベースアドレスは、「000」、「008」、「016」、「024」、「032」、「040」、「048」、「056」であって、各ディスタンスは「64バイト」、各ベクトル長は「256バイト」である。
図11は、上記実施形態1のアクセスリクエストの生成処理によって、2つのベクトルロード命令A、Bを圧縮したアクセスリクエストを示す。ベクトルロード命令A、Bの各ベースアドレスは、「000」、「032」であって、各ディスタンスは「64バイト」、各ベクトル長は「256バイト」である。
本実施形態では、2つのベクトルロード命令のベクトル長が完全に一致しない場合のアクセスリクエストの生成処理を説明する。図12は、上記実施形態1のアクセスリクエストの生成処理によって、2つのベクトルロード命令A、Bを圧縮したアクセスリクエストを示す。ベクトルロード命令Aのベースアドレスは、「000」であって、ディスタンスは「16バイト」、ベクトル長は「64バイト」である。ベクトルロード命令Bのベースアドレスは、「008」であって、ディスタンスは「16バイト」、ベクトル長は「256バイト」である。この場合、生成部325は、ベクトルロード命令A、Bのバンク0内のアドレスにアクセスするベクトルロード命令を圧縮して、アクセスリクエストを生成する。生成部325は、圧縮されなかったベクトルロード命令Bのバンク1内のアドレスにアクセスするベクトルロード命令については、圧縮せずに、別のアクセスリクエストとして生成する。
複数の要素データ各々をアドレスに対応付けて格納するメモリと、
前記メモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行部と、
前記メモリに対するアクセスの混雑度を監視する監視部と、
前記命令発行部によって発行された複数のメモリアクセス命令を保持して、前記監視部で監視された混雑度に応じて保持するメモリアクセス命令の数を増減させる保持部と、
前記保持部に保持された前記メモリアクセス命令のうち、所定の条件を満たす複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成部と、
前記生成部で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理部と、
を備えるメモリアクセス制御装置。
前記監視部は、
前記混雑度として、仕掛かり中のアクセスリクエスト数、又は前記アクセスリクエストが前記生成部で生成されてからリプライデータを受け付けるまでの時間を監視し、
前記保持部は、
仕掛かり中のアクセスリクエスト数に対応するクロック数、又はアクセスリクエストが前記生成部で生成されてからリプライデータを受け付けるまでの時間に対応するクロック数だけメモリアクセス命令を保持する、
ことを特徴とする付記1に記載のメモリアクセス制御装置。
前記保持部は、
仕掛かり中のアクセスリクエスト数に対応する数の後続のメモリアクセス命令を保持する、
ことを特徴とする付記2に記載のメモリアクセス制御装置。
前記命令発行部によって発行されたメモリアクセス命令の中から、先行する未処理のメモリアクセス命令との間で、アクセスするアドレスが依存しないメモリアクセス命令を検出する命令検出部とをさらに備え、
前記所定の条件は、
前記命令検出部で検出されたメモリアクセス命令であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ベースアドレスの差が前記メモリのバンクのサイズ内であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ディスタンスが一致し、前記複数のメモリアクセス命令のフォーマットに含まれる各ベクトル長に一致する範囲がある、
ことを特徴とする付記1乃至3のいずれかに記載のメモリアクセス制御装置。
前記メモリアクセス命令は、
前記メモリに格納された複数の要素データを読み出すベクトルロード命令及び前記メモリに複数の要素データを格納するベクトルストア命令を含むメモリアクセス命令を含む、
ことを特徴とする付記1乃至4のいずれかに記載のメモリアクセス制御装置。
複数のメモリアクセス制御装置を備えるプロセッサであって、
前記メモリアクセス制御装置各々は、
複数の要素データ各々をアドレスに対応付けて格納するメモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行部と、
前記メモリに対するアクセスの混雑度を監視する監視部と、
前記命令発行部によって発行された複数のメモリアクセス命令を保持して、前記監視部で監視された混雑度に応じて保持するメモリアクセス命令の数を増減させる保持部と、
前記保持部に保持された前記メモリアクセス命令のうち、所定の条件を満たす複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成部と、
前記生成部で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理部と、
を備えることを特徴とするプロセッサ。
複数の要素データ各々をアドレスに対応付けて格納するメモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行工程と、
前記メモリに対するアクセスの混雑度を監視する監視工程と、
前記命令発行工程において発行された複数のメモリアクセス命令を保持して、前記監視工程で監視された混雑度に応じて保持するメモリアクセス命令の数を増減させる保持工程と、
前記保持工程で保持された前記メモリアクセス命令のうち、所定の条件を満たす複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成工程と、
前記生成工程で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理工程と、
を含むメモリアクセス制御方法。
11、12 RAM
20 CPU
100 メモリアクセス制御装置
210、220 メモリ制御部
230 ネットワーク部
231 監視部
300、400 コア
310、410 スカラ処理部
311、411 命令発行部
320、420 アドレス制御部
321、421 命令検出部
322、422 圧縮制御部
323、423 出力制御部
324、424 保持部
325、425 生成部
330、430 ベクトル処理部
331、431 リプライデータ処理部
Claims (10)
- 複数の要素データ各々をアドレスに対応付けて格納するメモリと、
前記メモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行部と、
前記メモリに対するアクセスの混雑度を監視する監視部と、
前記命令発行部によって発行された複数のメモリアクセス命令を保持して、前記監視部で監視された混雑度と保持するメモリアクセス命令の数に関する情報とが対応付けられたテーブルを参照し、保持するメモリアクセス命令の数を増減させる保持部と、
前記保持部に保持された前記メモリアクセス命令のうち、所定の条件を満たす複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成部と、
前記生成部で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理部と、
を備えるメモリアクセス制御装置。 - 前記監視部は、
前記混雑度として、仕掛かり中のアクセスリクエスト数、又は前記アクセスリクエストが前記生成部で生成されてからリプライデータを受け付けるまでの時間を監視し、
前記保持部は、
仕掛かり中のアクセスリクエスト数に対応するクロック数、又はアクセスリクエストが前記生成部で生成されてからリプライデータを受け付けるまでの時間に対応するクロック数だけメモリアクセス命令を保持する、
ことを特徴とする請求項1に記載のメモリアクセス制御装置。 - 前記保持部は、
仕掛かり中のアクセスリクエスト数に対応する数の後続のメモリアクセス命令を保持する、
ことを特徴とする請求項2に記載のメモリアクセス制御装置。 - 前記命令発行部によって発行されたメモリアクセス命令の中から、先行する未処理のメモリアクセス命令との間で、アクセスするアドレスが依存しないメモリアクセス命令を検出する命令検出部とをさらに備え、
前記所定の条件は、
前記命令検出部で検出されたメモリアクセス命令であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ベースアドレスの差が前記メモリのバンクのサイズ内であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ディスタンスが一致し、前記複数のメモリアクセス命令のフォーマットに含まれる各ベクトル長に一致する範囲がある、
ことを特徴とする請求項1乃至3のいずれか一項に記載のメモリアクセス制御装置。 - 前記メモリアクセス命令は、
前記メモリに格納された複数の要素データを読み出すベクトルロード命令及び前記メモリに複数の要素データを格納するベクトルストア命令を含むメモリアクセス命令を含む、
ことを特徴とする請求項1乃至4のいずれか一項に記載のメモリアクセス制御装置。 - 複数のメモリアクセス制御装置を備えるプロセッサであって、
前記メモリアクセス制御装置各々は、
複数の要素データ各々をアドレスに対応付けて格納するメモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行部と、
前記メモリに対するアクセスの混雑度を監視する監視部と、
前記命令発行部によって発行された複数のメモリアクセス命令を保持して、前記監視部で監視された混雑度と保持するメモリアクセス命令の数に関する情報とが対応付けられたテーブルを参照し、保持するメモリアクセス命令の数を増減させる保持部と、
前記保持部に保持された前記メモリアクセス命令のうち、所定の条件を満たす複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成部と、
前記生成部で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理部と、
を備えるプロセッサ。 - 複数の要素データ各々をアドレスに対応付けて格納するメモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行工程と、
前記メモリに対するアクセスの混雑度を監視する監視工程と、
前記命令発行工程において発行された複数のメモリアクセス命令を保持して、前記監視工程で監視された混雑度と保持するメモリアクセス命令の数に関する情報とが対応付けられたテーブルを参照し、保持するメモリアクセス命令の数を増減させる保持工程と、
前記保持工程で保持された前記メモリアクセス命令のうち、所定の条件を満たす複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成工程と、
前記生成工程で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理工程と、
を含むメモリアクセス制御方法。 - 複数の要素データ各々をアドレスに対応付けて格納するメモリと、
前記メモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行部と、
前記命令発行部によって発行されたメモリアクセス命令の中から、先行する未処理のメモリアクセス命令との間で、アクセスするアドレスが依存しないメモリアクセス命令を検出する命令検出部と、
前記メモリに対するアクセスの混雑度を監視する監視部と、
前記命令発行部によって発行された複数のメモリアクセス命令を保持して、前記監視部で監視された混雑度に応じて保持するメモリアクセス命令の数を増減させる保持部と、
前記保持部に保持された前記メモリアクセス命令のうち、前記命令検出部で検出されたメモリアクセス命令であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ベースアドレスの差が前記メモリのバンクのサイズ内であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ディスタンスが一致し、前記複数のメモリアクセス命令のフォーマットに含まれる各ベクトル長に一致する範囲がある複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成部と、
前記生成部で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理部と、
を備えるメモリアクセス制御装置。 - 複数のメモリアクセス制御装置を備えるプロセッサであって、
前記メモリアクセス制御装置各々は、
複数の要素データ各々をアドレスに対応付けて格納するメモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行部と、
前記命令発行部によって発行されたメモリアクセス命令の中から、先行する未処理のメモリアクセス命令との間で、アクセスするアドレスが依存しないメモリアクセス命令を検出する命令検出部と、
前記メモリに対するアクセスの混雑度を監視する監視部と、
前記命令発行部によって発行された複数のメモリアクセス命令を保持して、前記監視部で監視された混雑度に応じて保持するメモリアクセス命令の数を増減させる保持部と、
前記保持部に保持された前記メモリアクセス命令のうち、前記命令検出部で検出されたメモリアクセス命令であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ベースアドレスの差が前記メモリのバンクのサイズ内であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ディスタンスが一致し、前記複数のメモリアクセス命令のフォーマットに含まれる各ベクトル長に一致する範囲がある複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成部と、
前記生成部で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理部と、
を備えるプロセッサ。 - 複数の要素データ各々をアドレスに対応付けて格納するメモリに格納された前記複数の要素データにアクセスするメモリアクセス命令を発行する命令発行工程と、
前記命令発行工程において発行されたメモリアクセス命令の中から、先行する未処理のメモリアクセス命令との間で、アクセスするアドレスが依存しないメモリアクセス命令を検出する命令検出工程と、
前記メモリに対するアクセスの混雑度を監視する監視工程と、
前記命令発行工程において発行された複数のメモリアクセス命令を保持して、前記監視工程で監視された混雑度に応じて保持するメモリアクセス命令の数を増減させる保持工程と、
前記保持工程で保持された前記メモリアクセス命令のうち、前記命令検出工程で検出されたメモリアクセス命令であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ベースアドレスの差が前記メモリのバンクのサイズ内であって、前記複数のメモリアクセス命令のフォーマットに含まれる各ディスタンスが一致し、前記複数のメモリアクセス命令のフォーマットに含まれる各ベクトル長に一致する範囲がある複数のメモリアクセス命令を圧縮してアクセスリクエストを生成する生成工程と、
前記生成工程で生成された前記アクセスリクエストに対するリプライデータを、圧縮前の前記複数のメモリアクセス命令各々のリプライデータに分解するリプライデータ処理工程と、
を含むメモリアクセス制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011060874A JP5668554B2 (ja) | 2011-03-18 | 2011-03-18 | メモリアクセス制御装置、プロセッサ及びメモリアクセス制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011060874A JP5668554B2 (ja) | 2011-03-18 | 2011-03-18 | メモリアクセス制御装置、プロセッサ及びメモリアクセス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012198621A JP2012198621A (ja) | 2012-10-18 |
JP5668554B2 true JP5668554B2 (ja) | 2015-02-12 |
Family
ID=47180804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011060874A Expired - Fee Related JP5668554B2 (ja) | 2011-03-18 | 2011-03-18 | メモリアクセス制御装置、プロセッサ及びメモリアクセス制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5668554B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60136874A (ja) * | 1983-12-26 | 1985-07-20 | Hitachi Ltd | ベクトル処理装置 |
JPS63175970A (ja) * | 1987-01-16 | 1988-07-20 | Hitachi Ltd | 記憶制御方式 |
JP2598441B2 (ja) * | 1987-12-28 | 1997-04-09 | 株式会社日立製作所 | ベクトルデータ処理装置 |
JP2804485B2 (ja) * | 1988-09-21 | 1998-09-24 | 株式会社日立製作所 | 記憶制御方式 |
JP3260456B2 (ja) * | 1992-12-25 | 2002-02-25 | 株式会社日立製作所 | コンピュータシステムおよびそれに適した集積回路並びに要求選択回路 |
JP2941583B2 (ja) * | 1992-11-25 | 1999-08-25 | 株式会社日立製作所 | データ処理装置 |
JP2009157887A (ja) * | 2007-12-28 | 2009-07-16 | Nec Corp | ロードストアキューの制御方法及びその制御システム |
JP2010134628A (ja) * | 2008-12-03 | 2010-06-17 | Renesas Technology Corp | メモリコントローラおよびデータ処理装置 |
JP5428653B2 (ja) * | 2009-08-28 | 2014-02-26 | 日本電気株式会社 | メモリアクセス処理装置及び方法 |
-
2011
- 2011-03-18 JP JP2011060874A patent/JP5668554B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012198621A (ja) | 2012-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11294675B2 (en) | Writing prefetched data into intra-core caches of cores identified by prefetching instructions | |
US10320695B2 (en) | Message aggregation, combining and compression for efficient data communications in GPU-based clusters | |
CN109032609A (zh) | 用于实现页级自动二进制转换的硬件剖析机制 | |
JP2008242983A (ja) | データ処理装置、分散処理システム、データ処理方法、及びデータ処理プログラム | |
US20130232304A1 (en) | Accelerated interleaved memory data transfers in microprocessor-based systems, and related devices, methods, and computer-readable media | |
JP2007034392A (ja) | 情報処理装置及びデータ処理方法 | |
US9438414B2 (en) | Virtualized SHA computational engine | |
US20140379995A1 (en) | Semiconductor device for controlling prefetch operation | |
US20150160945A1 (en) | Allocation of load instruction(s) to a queue buffer in a processor system based on prediction of an instruction pipeline hazard | |
JP5668554B2 (ja) | メモリアクセス制御装置、プロセッサ及びメモリアクセス制御方法 | |
CN108475242B (zh) | 冲突掩码生成 | |
JP2010244096A (ja) | データ処理装置、印刷システムおよびプログラム | |
US20070156960A1 (en) | Ordered combination of uncacheable writes | |
US20210089305A1 (en) | Instruction executing method and apparatus | |
US11093401B2 (en) | Hazard prediction for a group of memory access instructions using a buffer associated with branch prediction | |
US10620958B1 (en) | Crossbar between clients and a cache | |
CN108733625B (zh) | 运算装置及方法 | |
WO2021061269A1 (en) | Storage control apparatus, processing apparatus, computer system, and storage control method | |
CN101876948A (zh) | 在本地存储器中支持数据的不连续访问的方法和设备 | |
KR102467544B1 (ko) | 연산 장치 및 그 조작 방법 | |
JP2020140284A (ja) | ベクトル演算処理装置、ベクトル演算処理装置による配列変数初期化方法、及び、ベクトル演算処理装置による配列変数初期化プログラム | |
US20150134939A1 (en) | Information processing system, information processing method and memory system | |
JP2006285724A (ja) | 情報処理装置および情報処理方法 | |
EP2416250A1 (en) | Prefetch request circuit | |
Sánchez et al. | Scalable multicore architectures for long DNA sequence comparison |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5668554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |