KR960002584A - 매몰콘택과 확산영역간에 낮은 저항전류 경로를 형성하는 방법 - Google Patents

매몰콘택과 확산영역간에 낮은 저항전류 경로를 형성하는 방법 Download PDF

Info

Publication number
KR960002584A
KR960002584A KR1019950018533A KR19950018533A KR960002584A KR 960002584 A KR960002584 A KR 960002584A KR 1019950018533 A KR1019950018533 A KR 1019950018533A KR 19950018533 A KR19950018533 A KR 19950018533A KR 960002584 A KR960002584 A KR 960002584A
Authority
KR
South Korea
Prior art keywords
region
diffusion region
silicon dioxide
layer
contact
Prior art date
Application number
KR1019950018533A
Other languages
English (en)
Other versions
KR100201526B1 (ko
Inventor
씨. 로버츠 마틴
에이. 로우리 타일러
Original Assignee
더블유. 브라이언 파니
마이크론 테크놀로지 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더블유. 브라이언 파니, 마이크론 테크놀로지 인코오포레이티드 filed Critical 더블유. 브라이언 파니
Publication of KR960002584A publication Critical patent/KR960002584A/ko
Application granted granted Critical
Publication of KR100201526B1 publication Critical patent/KR100201526B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 필드분리영역(11)에 인접한 확산영역(15)을 주입하는 단계를 포함하고 있으며, 필드분리영역(22)의 일부는 확산영역(15)의 주입 동안 나타나는 도펀트 불순물로 오염되며; 700℃ 이상의 온도에서 필드분리영역(22)의 부분상에 희생층을 형성함으로써 필드분리영역(22)의 부분을 어닐링하는 단계와; 영구적인 분리층(21)으로 희생층을 대체하는 단계와; 확산영역(15)의 적어도 일부를 노출시키는 단계와; 상기 확산영역(15)에 직접적인 콘택을 만드는 도핑된 폴리실리콘(41)의 패턴층을 형성하는 단계에 의해 반도체 장치(SRAM 장치와 같은)에 콘택영역을 형성하는 방법에 관한 것이다.

Description

매몰 콘택과 확산 영역간에 낮은 저항 전류 경로를 형성하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1 확산 영역을 형성하기 위해 지지 기판 내에 도펀트의 주입을 보인 제조 공정 중의 웨이퍼 부분의 단면도.
제2a도 및 제2b도는 제1도의 제조 공정 후에 레지스트 제거와, 희생 산화막의 형성과 제거, 게이트 산화층의 형성 및 선택적 폴리실리콘층의 형성을 보인 웨이퍼 부분의 단면도.
제3도는 제2도의 제조 공정 후에 상기 제1 확산 영역의 부분을 노출시키기 위한 매몰 콘택 윈도우의 형성과 패터닝을 보인 웨이퍼 부분의 단면도.
제4도는 제3도의 제조 공정 후에 레지스트의 제거 및 패턴화된 도전성 도핑폴리실리콘층의 형성을 보인 웨이퍼 부분의 단면도.
제5도는 제1 확산 영역을 형성하기 위하여 희생 산화막을 통해 지지 기판내에 도펀트의 주입을 보인 제조 공정 중의 웨이퍼 부분의 단면도.

Claims (31)

  1. 필드 분리 영역(11)에 인접한 주입된 확산 영역(15)과; 상기 확산 영역(15)에서 직접 접촉하는 도핑된 폴리실리콘(41)의 패터닝된 층(을 포함하고; 상기 필드 분리 영역(11)은 상기 주입된 확산 영역(15)의 형성에앞서 제1에칭 비율과 도핑된 폴리실리콘(41)의 상기 패터닝된 층의 형성에 앞서 제2에칭 비율을 가지며, 상기 제2 에칭 비율은도핑된 폴리실리콘(41)의 상기 패터닝된 층의 형성에 앞서 상기 제1 에칭 비율과 거의 동일하게 되도록 변경되는 것을 특징으로 하는 반도체 장치의 콘택 영역.
  2. 제1항에 있어서, 상기 확산 영역(15) 내에 제2 확산 영역(42)을 추가로 포함하는 것을 특징으로 하는 반도체 장치의 콘택 영역.
  3. 제1항에 있어서, 상기 반도체 장치는 메모리 장치인 것을 특징으로 하는 반도체 장치의 콘택 영역.
  4. 제3항에 있어서, 상기 메모리 장치는 스테틱 랜덤 액세스 장치인 것을 특징으로 하는 반도체 장치의 콘택 영역.
  5. 제1항에 있어서, 상기 주입된 확산 영역(15)과 상기 도핑된 폴리실리콘(41) 은 N형 도펀트를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 영역.
  6. 제5항에 있어서, 상기 N형 도펀트는 비소 원자를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 영역.
  7. 제1항에 있어서, 상기 주입된 확산 영역(15)과 상기 도핑된 폴리실리콘(41)은 P형 도펀트를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 영역.
  8. 제7항에 있어서, 상기 P형 도펀트는 붕소 원자를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 영역.
  9. 일부분의 필드분리영역(22)이 상기 확산영역(15)의 상기 주입 동안 나타나는 도펀트 불순물로 오염되는필드분리영역(11)과 인접한 확산영역(15)에 도펀트를 주입하는 단계와; 700℃이상의 온도에서 상기 확산영역(15)과 필드분리영역(22)의 상기 부분에 희생층을 형성함으로써 상기 필드분리영역(22)부분을 어닐링하는 단계와; 상기 희생분리층을 영구적인 분리층(21)으로 대체하는 단계와; 상기 희생분리층을 영구적인 분리층(21)으로 대체하는 단계와; 상기 확산영역(15)중 적어도 일부분을 노출시키는 단계와; 상기 확산영역(15)에 직접적인 콘택을 만드는 도핑된 폴리실리콘의 패터닝된 층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치에 콘택영역(31)을 형성하는 방법.
  10. 제9항에 있어서, 상기 도펀트 불순물은 N형 도펀트를 포함한 것을 특징으로 하는 반도체 장치의 콘택 영역(31) 형성하는 방법.
  11. 제9항에 있어서, 상기 패턴화 도핑 된폴리실리콘(41)로부터의 도펀트 불순물의 외측확산은 상기 제1 확산 영역(15) 내에 제2 확산 영역(42)을 형성하는 것을 특징으로 하는 반도체 장치의 콘택 영역 형성하는 방법.
  12. 제9항에 있어서, 상기 주입된 확산 영역(15)과 상기 도핑된 폴리실리콘(41)은 N형 도펀트를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 영역 형성하는 방법.
  13. 제12항에 있어서, 상기 N형 도펀트는 비소 원자를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 영역 형성하는 방법.
  14. 제9항에 있어서, 상기 주입된 확산 영역(15)과 상기 도핑된 폴리실리콘(41)은 P형 도펀트를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 영역(31) 형성하는 방법.
  15. 제14항에 있어서, 상기 P형 도펀트는 붕소 원자를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 영역 (31)형성하는방법.
  16. 제10항에 있어서, 상기 N형 도펀트는 비소 원자를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 영역 형성 방법.
  17. 필드 실리콘 이산화막 영역(11)에 의해 이격된 영역(13)을 갖는 지지 실리콘 기판(10) 상에 매몰 콘택을 형성하는 SRAM(Static Random Access Memory) 제조 방법에 있어서, 적어도 하나의 별도로 이격된 영역(13)의일부와 인접한 필드실리콘 이산화막 단부(22)를 노출시키는매몰 콘택 임플랜트 윈도우(14)를 형성하는 단계와;상기 제1 매몰 임플랜트 윈도우(14)를 통해 도펀트 불순물을 주입하는 단계와; 상기 필드실리콘 이산화물영역(11)위로 700℃ 이상의 온도에서 희생실리콘 이산화물층과 상기 지지 실리콘기판(10)의 상기 이격된 별도의영역을 형성하고 이에 의해 상기 노출된 필드실리콘 이산화물단부(22)를 어닐링하고 주입단계에 앞서 거의동일한 에칭비율로 상기 노출된 필드실리콘 이산화물단부(22)의 에칠비율을 리턴시키는 단계와; 상기 희생실리콘 이산화물층을 제거하는 단계와; 상기 이격된 별도의 영역(13)위로 게이트 실리콘 이산화물층(21)을 형성하는 단계와; 상기 제1확산영역(15)을 노출시키고 상기 필드실리콘 이산화물단부(22)를 재노출시키는 매물콘택 윈도우(31)를 제공하는 단계와; 상기 매물콘택 윈도우(31)를 통해 상기 제1확산영역으로의 직접콘택을 만드는 도핑된 폴리실리콘(41)의 패턴층을 형성하는 단계를 포함하는데, 상기 도펀트 주입은 상기 노출되어 이격된별도의 영역에 제1확산영역(15)을 형성하고 상기 노출된 필드실리콘 이산화물단부(22)의 에칭비율을 변화시키는 것을 특징으로 하는 방법.
  18. 제17항에 있어서, 상기 팬턴화되어 도핑된 폴리실리콘(41)으로부터의 도펀트 불순물의 외측확산은 상기 제1 확산 영역(15) 내에 제2 확산영역(42)을 형성하는 것을 특징으로 하는 방법.
  19. 제17항에 있어서, 매몰 콘택 윈도우(31)를 제공하는 단계에 앞서 상기 게이트 실리콘 이산화막층(21) 위에제1 폴리실리콘층(23)을 형성하는 단계를 추가로 포함하는 것을 특징으로 방법.
  20. 제17항에 있어서, 상기 마스크층(12,32)은 포토레지스트를 포함한 것을 특징으로 하는 방법.
  21. 제17항에 있어서, 상기 주입된 확산 영역(15)과 상기 도핑된 폴리실리콘(41)은 N형 도펀트를 포함하는 것을 특징으로 하는 방법.
  22. 제21항에 있어서, 상기 N형 도펀트는 비소원자를 포함하는 것을 특징으로 하는 방법.
  23. 제17항에 있어서, 상기 주입된 확산 영역(15)과 상기 도핑된 폴리실리콘(41)은 P형 도펀트를 포함하는 것을 특징으로 하는 방법.
  24. 제23항에 있어서, 상기 P형 도펀트는 붕소원자를 포함하는 것을 특징으로 하는 방법.
  25. 필드실리콘 이산화막 영역에 의해 별도로 이격된 분리 영역(13)을 갖는 지지 기판(10) 상에 매몰 콘택을 형성하는 반도체 제조 방법에 있어서, 적어도 하나의 이격된 영역(13)의 일부와 인접하는 필드실리콘 이산화물단부(22)를 노출시키는 매몰콘택 임플랜트 윈도우(14)를 제공하기 위해 상기 필드 실리콘 이산화물영역위에 패턴화된 마스크층(12)와 상기 지지기판(10)의 상기 이격된 영역 (13)을 형성하는 단계와; 상기 매물 콘택 임플랜트윈도(14)를 통해 도펀트 주입을 수행하는 단계와; 상기 패턴화된 마스크층(12)을 제거하는 단계와; 상기 노출된 필드 실리콘 이산화물단부(22)를 어닐링하고 주입단계에 앞서 실질적으로 동일한 에칭비율로 상기 노출된필드 실리콘 이산화물단부(22)의 에칭 비율을 리턴하기 위해 상기 필드 실리콘 이산화물영역(11)위에 700℃이상의 온도로 희생 실리콘 이산화물층과 상기 지지기판(13)의 상기 이격된 영역(13)을 형성하는 단계와; 상기 희생실리콘 이산화물층을 제거하는 단계와; 상기 이격된 별도의 영역(13)위에 게이트 실리콘 이산화물(21)을 형성하는 단계와; 상기 제1확산영역(15)을 노출시키고 상기 필드실리콘 이산화물단부(22)를 재노출시키는 매물콘택 윈도우(31)를 제공하는 단계와; 상기 매물콘택 윈도우(31)를 통해 상기 제1확산영역(15)에 직접적 콘택을만드는 도핑된 폴리실리콘(41)의 패턴층을 형성하는 단계를 포함하는데, 상기 패턴화된 도핑된 폴리실리콘(41)으로부터의 도펀트의 외측확산은 상기 제1확산영역(!5)내에 제2확산영역(42)을 형성하며, 상기 도펀트주입은 상기 노출되어 이격된 영역(13)에 제1확산영역(15)을 형성하고 상기 노출된 필드실리콘 이산화물단부(22)의 에칭비율을 변화시키는 것을 특징으로 하는방법.
  26. 제25항에 있어서, 매몰 콘택 윈도우(31)를 제공하는 단계에 앞서 상기 게이트 실리콘 이산화막층(21) 위에 제1 폴리실리콘층(23)을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  27. 제25항에 있어서, 상기 마스크층(12,32)은 포토레지스트를 포함한 것을 특징으로 하는 방법.
  28. 제25항에 있어서, 상기 주입된 확산 영역(15)과 상기 도핑된 폴리실리콘(41)은 N형 도펀트를 포함하는 것을 특징으로 하는 방법.
  29. 제28항에 있어서, 상기 N형 도펀트는 비소 원자를 포함하는 것을 특징으로 하는 방법.
  30. 제25항에 있어서, 상기 주입된 확산 영역(15)과 상기 도핑된 폴리실리콘(41)은 P형 도펀트를 포함하는 것을 특징으로 하는 방법.
  31. 제30항에 있어서, 상기 P형 도펀트는 붕소 원자를 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018533A 1994-06-30 1995-06-30 매몰 콘택과 확산 영역간에 낮은 저항 전류 경로를 형성하는 방법 KR100201526B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/268,489 US5376577A (en) 1994-06-30 1994-06-30 Method of forming a low resistive current path between a buried contact and a diffusion region
US08/268,489 1994-06-30
US8/268489 1994-06-30

Publications (2)

Publication Number Publication Date
KR960002584A true KR960002584A (ko) 1996-01-26
KR100201526B1 KR100201526B1 (ko) 1999-06-15

Family

ID=23023236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018533A KR100201526B1 (ko) 1994-06-30 1995-06-30 매몰 콘택과 확산 영역간에 낮은 저항 전류 경로를 형성하는 방법

Country Status (3)

Country Link
US (1) US5376577A (ko)
JP (1) JP2769129B2 (ko)
KR (1) KR100201526B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147829A (ja) * 1987-12-04 1989-06-09 Toshiba Corp 半導体装置の製造方法
EP0585601B1 (en) * 1992-07-31 1999-04-28 Hughes Electronics Corporation Integrated circuit security system and method with implanted interconnections
US6740573B2 (en) 1995-02-17 2004-05-25 Micron Technology, Inc. Method for forming an integrated circuit interconnect using a dual poly process
US5525552A (en) * 1995-06-08 1996-06-11 Taiwan Semiconductor Manufacturing Company Method for fabricating a MOSFET device with a buried contact
US5783846A (en) * 1995-09-22 1998-07-21 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
US5665623A (en) * 1995-12-27 1997-09-09 Vanguard International Semiconductor Corporation Method of fabricating totally self-aligned contacts for dynamic randomaccess memory cells
US5705437A (en) * 1996-09-25 1998-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Trench free process for SRAM
JPH10178107A (ja) * 1996-12-09 1998-06-30 Texas Instr Inc <Ti> 接点ゲート構造と方法
US5744391A (en) * 1997-01-15 1998-04-28 Taiwan Semiconductor Manufacturing Company Ltd. Method to improve isolation between EEPROM devices via a field oxide anneal
US5973375A (en) * 1997-06-06 1999-10-26 Hughes Electronics Corporation Camouflaged circuit structure with step implants
US5950096A (en) * 1997-09-22 1999-09-07 Lucent Technologies Inc. Process for improving device yield in integrated circuit fabrication
US5888887A (en) * 1997-12-15 1999-03-30 Chartered Semiconductor Manufacturing, Ltd. Trenchless buried contact process technology
US6396368B1 (en) 1999-11-10 2002-05-28 Hrl Laboratories, Llc CMOS-compatible MEM switches and method of making
US7217977B2 (en) 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US6791191B2 (en) 2001-01-24 2004-09-14 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6774413B2 (en) 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6740942B2 (en) 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
US6897535B2 (en) 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
AU2003293540A1 (en) * 2002-12-13 2004-07-09 Raytheon Company Integrated circuit modification using well implants
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
CN101651121B (zh) * 2008-08-11 2011-06-15 中芯国际集成电路制造(上海)有限公司 静态随机存储器上拉晶体管阈值电压调整方法
US20150093863A1 (en) * 2013-09-30 2015-04-02 Anirban Roy Method of making a floating gate non-volatile memory (nvm) with breakdown prevention

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4502894A (en) * 1983-08-12 1985-03-05 Fairchild Camera & Instrument Corporation Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion
JPH06101547B2 (ja) * 1985-05-13 1994-12-12 株式会社日立製作所 半導体集積回路装置及びその製造方法
JPH0399434A (ja) * 1989-09-12 1991-04-24 Fujitsu Ltd 半導体装置の製造方法
JPH03101264A (ja) * 1990-05-07 1991-04-26 Nec Corp 相補型電界効果トランジスタの製造方法
KR950010041B1 (ko) * 1992-03-28 1995-09-06 현대전자산업주식회사 콘택 홀(contact hole) 구조 및 그 제조방법
JP2868359B2 (ja) * 1992-04-03 1999-03-10 シャープ株式会社 半導体装置の製造方法
US5290718A (en) * 1992-06-29 1994-03-01 National Semiconductor Corporation Simplified high reliability gate oxide process
US5316965A (en) * 1993-07-29 1994-05-31 Digital Equipment Corporation Method of decreasing the field oxide etch rate in isolation technology

Also Published As

Publication number Publication date
US5376577A (en) 1994-12-27
JPH0832033A (ja) 1996-02-02
KR100201526B1 (ko) 1999-06-15
JP2769129B2 (ja) 1998-06-25

Similar Documents

Publication Publication Date Title
KR960002584A (ko) 매몰콘택과 확산영역간에 낮은 저항전류 경로를 형성하는 방법
US4717683A (en) CMOS process
US5041885A (en) Surface field effect transistor with depressed source and/or drain areas for ULSI integrated devices
JPS63255968A (ja) 電界効果トランジスタの製造方法
US5082796A (en) Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers
US6258644B1 (en) Mixed voltage CMOS process for high reliability and high performance core and I/O transistors with reduced mask steps
KR950025920A (ko) 반도체소자 제조방법
US4621413A (en) Fabricating a semiconductor device with reduced gate leakage
KR920010894A (ko) 베이스 재결합 전류가 낮은 바이폴라 트랜지스터를 갖는 바이폴라 상보형 금속 산화물 반도체 제조방법
KR970077166A (ko) 반도체 기판에 삼중웰을 형성하는 방법
KR910007133A (ko) 고 성능 BiCMOS 회로를 제조하는 방법
JP2002314077A (ja) 高電圧ｍｏｓトランジスタ
US7253054B2 (en) One time programmable EPROM for advanced CMOS technology
KR930005508B1 (ko) 반도체장치 및 그 제조방법
KR910007103A (ko) 반도체 장치의 자기 정렬 콘택 제조방법
KR0167611B1 (ko) 트랜지스터 제조 방법
KR100313783B1 (ko) 모스트랜지스터제조방법
KR100253340B1 (ko) 모스 트랜지스터 제조방법
KR100287872B1 (ko) 반도체 소자의 제조방법
KR100280535B1 (ko) 모스 트랜지스터 제조방법
KR950006489B1 (ko) 씨모오스 트랜지스터의 제조방법
KR0164729B1 (ko) 산소 이온 주입을 이용한 래치업 방지형 바이시모스 반도체 장치 및 그 제조 방법
JPH01137645A (ja) 半導体装置の製造方法
KR970052103A (ko) 반도체 소자의 웰 형성 방법
KR950012717A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110210

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee