KR960000717B1 - 반도체 집적회로 장치 - Google Patents

반도체 집적회로 장치 Download PDF

Info

Publication number
KR960000717B1
KR960000717B1 KR1019920001650A KR920001650A KR960000717B1 KR 960000717 B1 KR960000717 B1 KR 960000717B1 KR 1019920001650 A KR1019920001650 A KR 1019920001650A KR 920001650 A KR920001650 A KR 920001650A KR 960000717 B1 KR960000717 B1 KR 960000717B1
Authority
KR
South Korea
Prior art keywords
cell
wiring
region
buffer circuit
level
Prior art date
Application number
KR1019920001650A
Other languages
English (en)
Other versions
KR920017246A (ko
Inventor
도시아끼 모리
다까시 요시모리
Original Assignee
가부시끼가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 아오이 죠이찌 filed Critical 가부시끼가이샤 도시바
Publication of KR920017246A publication Critical patent/KR920017246A/ko
Application granted granted Critical
Publication of KR960000717B1 publication Critical patent/KR960000717B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 집적회로 장치
제1도는 본 발명의 한 실시예에 따른 반도체 집적회로 장치의 구성을 개략적으로 도시한 블럭도.
제2도는 반도체 집적회로 장치에 있어서 스루 배선을 통해 전달되는 신호의 진폭 변화를 도시한 설명도.
제3도는 종래의 반도체 집적회로 장치의 구성을 개략적으로 도시한 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1 : 대규모 셀 11,13 : 입력 버퍼 회로
12, 14 : 출력 버퍼 회로 15, 16 : 스루 배선
본 발명은 반도체 집적회로 장치에 관한 것이다.
반도체 집적회로 장치에 내장되어 있는 셀에는 일반적으로 논리 셀과 대규모 셀이 있다. 일반적인 논리셀에는 복수의 트랜지스터 등으로 구성된 논리 소자가 형성되어 있는 메크로 셀 영역과, 배선 영역이 명확히 분리 배치되어 있다. 이에 반해 대규모 셀은 메모리 셀로 대표되는 것처럼, 고속화나 집적도 향상 등의 목적을 달성하기 위해 최적화 설계에 의해 배치되어 있고, 매크로 셀 영역과 배선 영역과는 명확히 구별되지 않는다.
제3도는 종래의 반도체 집적회로 장치(21)의 구성을 개략적으로 나타낸다. 대규모 셀(22)와 일반적인 논리 셀(23a 및 23b)가 배치되고, 상호간을 신호선(31 및 32)가 접속하고 있다. 또, 일반적인 논리 셀(23a와 23b) 사이를 접속하는 배선(35)도 존재한다. 그러나, 대규모 셀(22)는 자신의 기능에 관련된 매크로 셀과 배선만을 구비하고, 직접 자신의 기능과 관계가 없는 스루 배선(34)는 설치되어 있지 않았다.
이것은 다음과 같은 아유에 따른 것이다. 대규모 셀에는 메모리 셀을 열로 하는 미세화된 미소 용량의 셀이 내장되어 있다. 또, 센스 앰프나 워드선, 비트선의 부분에서는 고속 동작을 실현하도록 ″0″ 또는 ″1″의 신호 논리 진폭이 작게 설정되어 있다.
이로 인해 대규모 셀(22) 자신의 기능에 직접 관계 없는 스루 배선(34)가 셀(22)를 관통하면, 논리 진폭이 큰 신호가 들어와 크로스 토크 등의 잡음으로 오동작을 일으킬 가능성이 높다. 그래서, 대규모 셀(22)의 영역상에는 스루 배선(34)를 통과시키지 않았다.
그러나, 스루 배선(34)가 셀(22)를 통과하지 못하도록 되어 있기 때문에 대규모 셀(22)를 우회하도록 배선(33)을 설치하여 일반적인 논리 셀(23a 및 23b)를 접속해야 하기 때문에 집적도 향상에 방해가 되었다. 반도체 기술의 진보에 따라 3층 이상의 배선 기술이 확립되고, 또 4층도 실현되고 있는 현재, 이와 같은 집적도 저하는 큰 문제이다.
본 발명은 상기 사정을 감안한 것으로, 집적도를 향상시킬 수 있는 반도체 집적회로 장치를 제공하는 것을 목적으로 한다.
본 발명의 반도체 집적회로 장치는 대규모 셀과, 대규모 셀이 형성되어 있는 제1영역을 통과하는 스루배선과, 대규모 셀이 형성되어 있지 않은 제2영역과 제1영역과의 경계 부분에 스루 배선의 일단이 접속되어 제2영역에서 전달되어 온 신호의 레벨을 낮게 변환시켜 상기 제1영역으로 전달시키는 입력 버퍼 회로와, 경계 부분에 스루 배선의 타단이 접속되어 제1영역에서 전달되어 온 신호의 레벨을 높게 변환시켜 제2영역으로 전달시키는 출력 버퍼 회로를 구비한 것을 특징으로 한다.
스루 배선을 통해 전달되어 온 신호가 대규모 셀이 형성된 제1영역으로 들어갈 때, 입력 버퍼 회로에 의해 레벨이 낮게 변환되어 제1영역을 통과한 후, 출력 버퍼 회로에 의해 레벨이 높게 변환되어 제2영역으로 출력된다. 이와 같이 신호가 대규모 셀을 통과할 때에는 레벨이 낮아지기 때문에 대규모 셀내에 크로스토크 등의 잡음이 발생하는 것을 억제하면서 대규모 셀내로 스루 배선을 통과시킬 수 있어서 집적도가 향상된다.
이하, 본 발명의 한 실시예에 대해 도면을 참조하여 설명한다.
제1도에는 본 발명의 실시예에 따른 반도체 집적회로 장치의 주요 구성 요소가 도시되어 있다. 대규모 셀(1) 영역을 스루 배선(15 및 16)이 통과하고 있다. 그러므로, 대규모 셀(1)과 대규모 셀(1) 이외의 영역과의 경계 부분인 스루 배선(15)의 양단에 입력 버퍼 회로(11)과 출력 버퍼 회로(12)가 각각 접속되어 있고, 스루 배선(16)의 양단에 입력 버퍼 회로(13)과 출력 버퍼 회로(14)가 각각 접속되어 있다.
스루 배선(15)에 의해 대규모 셀(1) 이외의 영역에서 전달되어 온 신호의 레벨은 제2도에 도시한 바와 같이, 예를 들면 5V의 진폭을 갖는다. 이 신호가 입력 버퍼 회로(11)에 공급되면, 제2도(b)에 도시한 바와 같이, 예를 들면 0.8V-1.0V의 진폭으로 레벨 변환되어 출력된다. 출력된 신호는 대규모 셀(1)의 영역내로 전달된 후 출력 버퍼 회로(12)에 공급된다. 출력 버퍼 회로(12)에 의해 제2도(a)에 도시한 바와 같은 5V의 진폭을 갖는 신호로 레벨 변환되어 출력된다. 출력된 신호는 대규모 셀(1) 이외의 영역으로 전달되어 간다. 스루 배선(16)에 관해서도 동일하므로, 입력 버퍼 회로(13)에 의해 0.8-1.0V의 진폭을 갖는 신호로 레벨 변환된 신호가 대규모 셀(1) 영역내로 전달되어 출력 버퍼 회로(14)에 공급되고, 5V의 진폭으로 레벨 변환되어 출력된다.
즉 대규모 셀 이외의 일반적인 논리 셀의 논리 진폭(5V)로 전달되어 온 신호의 레벨이 대규모 셀(1)의 영역을 통과할 때만 낮게 변환되어 통과한 후에는 본래의 레벨로 복귀한다. 따라서 스루 배선(15 및 16)을 통해 신호가 전달될때, 대규모 셀(1)에 크로스 토크 등의 잡음의 영향이 미치는 것을 억제할 수 있다. 따라서, 예를 들면 대규모 셀(1)이 포함하는 메모리 셀과 같은 미소 용량 부분이나 센스 앰프, 워드선, 비트선 등의 논리 진폭이 작은 부분에 오동작의 발생이 방지된다.
본 발명의 실시예에 따르면, 대규모 셀(1)에 오동작이 일어나는 것을 방지하면서, 스루 배선(15 및 16)을 대규모 셀(1) 영역내로 통과시킬 수 있다. 따라서 다른 일반적인 논리 셀을 함께 접속하는 배선 등을 대규모 셀을 우회하지 않고 통과시켜 집적도를 향상시킬 수 있다.
상기 실시예는 한 예일뿐 본 발명을 한정하는 것은 아니다. 또, 입력 버퍼 회로나 출력 버퍼 회로에는 레벨 변환을 행할 수 있는 것이 있다면 어느것을 이용해도 좋고, 예를 들면 스루 레이트 버퍼 등을 이용할 수 있다.
이상 설명한 바와 같이, 본 발명의 반도체 집적회로 장치는 스루 배선을 통해 신호를 전달할때, 대규모 셀 내를 통과할 때에만 입력 버퍼 회로 및 출력 버퍼 회로에 의해 레벨을 낮게 변환시키기 때문에, 크로스 토크 등의 잡은 발생을 억제하면서 대규모 셀 내로 스루 배선을 통과시킬 수 있어서 집적도를 향상시킬 수 있다.

Claims (1)

  1. 대규모 셀(1), 상기 대규모 셀이 형성되어 있는 제1영역을 통과하는 스루 배선(15)과, 대규모 셀이 형성되어 있지 않은 제2영역과 제1영역과의 경계 부분에 스루 배선의 일단이 접속되어 제2영역에서 전달되어 온 신호의 레벨을 낮게 변환시켜 상기 제1영역으로 전달시키는 입력 버퍼 회로(11) 및 상기 경계 부분에 스루 배선의 타단이 접속되어 제1영역에서 전달되어 온 신호의 레벨을 높게 변환시켜 제2영역으로 전달시키는 출력 버퍼 회로(12)를 포함하는 것을 특징으로 하는 반도체 집적회로 장치.
KR1019920001650A 1991-02-04 1992-02-01 반도체 집적회로 장치 KR960000717B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91-13514 1991-02-04
JP3013514A JP2645183B2 (ja) 1991-02-04 1991-02-04 半導体集積回路装置
JP91-013514 1991-02-04

Publications (2)

Publication Number Publication Date
KR920017246A KR920017246A (ko) 1992-09-26
KR960000717B1 true KR960000717B1 (ko) 1996-01-11

Family

ID=11835260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001650A KR960000717B1 (ko) 1991-02-04 1992-02-01 반도체 집적회로 장치

Country Status (3)

Country Link
US (1) US5311074A (ko)
JP (1) JP2645183B2 (ko)
KR (1) KR960000717B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326835A (ja) * 1992-05-15 1993-12-10 Nec Corp 半導体集積回路装置
US6204683B1 (en) 1999-05-18 2001-03-20 Intel Corporation Apparatus and method for reducing crosstalk in an integrated circuit which includes a signal bus
JP4683762B2 (ja) * 2001-05-10 2011-05-18 ルネサスエレクトロニクス株式会社 半導体装置設計方法、半導体装置設計用プログラム、半導体装置設計装置
JP4498787B2 (ja) * 2003-04-30 2010-07-07 パナソニック株式会社 半導体装置
JP4770285B2 (ja) * 2005-06-20 2011-09-14 富士ゼロックス株式会社 画像処理装置及びその制御プログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008521B1 (ko) * 1983-01-31 1991-10-18 가부시기가이샤 히다찌세이사꾸쇼 반도체집적회로
JPS62202537A (ja) * 1986-02-19 1987-09-07 Hitachi Ltd 半導体集積回路装置
US4931672A (en) * 1987-11-20 1990-06-05 Tandem Computers Incorporated True TTL to true ECL bi-directional tristatable translator driver circuit
KR910008099B1 (ko) * 1988-07-21 1991-10-07 삼성반도체통신주식회사 메모리 칩의 파워 및 시그널라인 버싱방법
US5084637A (en) * 1989-05-30 1992-01-28 International Business Machines Corp. Bidirectional level shifting interface circuit
US4973863A (en) * 1989-12-28 1990-11-27 Eastman Kodak Company TTL-ECL interface circuit
JP2982196B2 (ja) * 1990-02-06 1999-11-22 日本電気株式会社 異電源インターフェース回路
US5023488A (en) * 1990-03-30 1991-06-11 Xerox Corporation Drivers and receivers for interfacing VLSI CMOS circuits to transmission lines

Also Published As

Publication number Publication date
KR920017246A (ko) 1992-09-26
US5311074A (en) 1994-05-10
JPH04247651A (ja) 1992-09-03
JP2645183B2 (ja) 1997-08-25

Similar Documents

Publication Publication Date Title
EP0180776B1 (en) Chip-on-chip semiconductor device
KR890001076A (ko) 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치
US5933029A (en) Semiconductor integrated circuit device comprising a bias circuit, a driver circuit, and a receiver circuit
US5313118A (en) High-speed, low-noise, CMOS output driver
US4032800A (en) Logic level conversion system
KR960000717B1 (ko) 반도체 집적회로 장치
US4794276A (en) Latch circuit tolerant of undefined control signals
KR920008745A (ko) 반도체 집적 회로 장치
EP0041844A2 (en) Semiconductor integrated circuit devices
KR0127492B1 (ko) 반 주문형 집적 회로
DE69414310D1 (de) Integrierte Halbleiterschaltung mit Prüfschaltung
KR950009395B1 (ko) 반도체집적회로
US5455524A (en) CMOS integrated circuit device and data processing system using the same
KR860006875A (ko) 반도체 장치
KR900019041A (ko) 반도체 메모리
KR970005691B1 (ko) 전원노이즈감소를 위한 전원라인구조를 가지는 반도체칩
US5172015A (en) Integratable transistor circuit for outputting logical levels
US6928506B2 (en) Apparatus using bus capacitance to perform data storage during data transfer across the bus
JPS6074467A (ja) Ｍｏｓ型集積回路
US6018492A (en) Semiconductor memory device
JPH05327465A (ja) 半導体集積回路
JPH0451714A (ja) 半導体装置
JP2697045B2 (ja) 半導体集積回路
KR200258232Y1 (ko) 데이터 입력 패드
KR19980082531A (ko) 반도체소자의 파워라인 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061229

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee