KR950034533A - 전극배선 및 그 제조방법 - Google Patents

전극배선 및 그 제조방법 Download PDF

Info

Publication number
KR950034533A
KR950034533A KR1019950010312A KR19950010312A KR950034533A KR 950034533 A KR950034533 A KR 950034533A KR 1019950010312 A KR1019950010312 A KR 1019950010312A KR 19950010312 A KR19950010312 A KR 19950010312A KR 950034533 A KR950034533 A KR 950034533A
Authority
KR
South Korea
Prior art keywords
layer
titanium nitride
wiring
electrode wiring
forming
Prior art date
Application number
KR1019950010312A
Other languages
English (en)
Other versions
KR100281316B1 (ko
Inventor
도오루 야마오까
아쓰시 고무라
다께시 야마우찌
요시히꼬 이소베
히로유끼 야마네
Original Assignee
이시마루 쓰데오
닛뽕 덴소오 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이시마루 쓰데오, 닛뽕 덴소오 가부시기가이샤 filed Critical 이시마루 쓰데오
Publication of KR950034533A publication Critical patent/KR950034533A/ko
Application granted granted Critical
Publication of KR100281316B1 publication Critical patent/KR100281316B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명의 목적은 알루미늄 합금배선의 배향성에 관계없이 이 알루미늄 합금배선내에 있어서의 A1기포의 발생을 억제할 수 있는 반도체장치의 전극배선구조를 얻고자함에 있으며, 실리콘기판(10) 위에 층간절연막(11), 티탄층(12) 경계층으로서의 질화티탄층(13) 알루미늄합금 배선층(15), 보호막(18)이 각기 형성되어서 전극배선이 구성된다. 여기에서, 질화티탄층(13)과 알루미늄 합금배선층(15) 사이에는, 알루미늄과 티탄을 조성에 함유한 금속간화합물인 변형완화층(14)이 형성되어 있으며, 이 변형완화층(14)은 약 10nm 이상의 막두께를 구비한 것이다. 이 변형완화층(14)에 의하여 배선축 1㎛에 대하여 폭 0.3㎛이상의 A1기포를 실질적으로 0으로 한다.

Description

전극배선 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 있어서의 전극배선을 나타낸 단면도, 제2도의 (a)도면에서 (e)도면은, 각기 제1도에 나타낸 전극배선의 주요한 제조공정에 있어서의 구조를 나타낸 단면도, 제3도는 제1도의 전극배선에 있어서의 질화티탄층의 막형성 조건과 알루미늄(A1), 기포발생 상황과의 관계를 나타낸 도면, 제4도는 A1 기포가 발생한 전극배선의 A1기포폭을 설명하는 도면, 제5도는 A1기포가 발생한 전극배선의 오제 전자분광장치에 의해 조성분포 해석을 나타낸 도면, 제6도는 제1도에 나타낸 전극배선의 오제 전자분광장치에 의한 조성분포해석을 나타낸 도면, 제7도는 제1도에 나타낸 전극배선의 X선 회절도, 제8도는 A1기포가 발생한 전극배선을 투과형 전자현미경으로 관찰한 모습을 설명하는 도면, 제9도는 제1도에 나타낸 전극배선을 투과형 전자현미경으로 관찰한 모습을 설명하는 도면, 제10도는 A1기포의 발생유무와 제1도의 변형완화층의 경계면 점유률과의 관계를 나타낸 도면, 제11도는 제10도의 경계면 점유률을 설명하기 위한 도면, 제12도는 제1도에 나타낸 전극배선에 있어서의 질화티탄층의 X선 분광법에 의한 해석결과도이며 Ti2p3/2의 결합상태를 나타낸 화학시프트를 나타낸 도면, 제13도는 제1도에 나타낸 전극배선의 A1(11)면의 X선 회절도, 제14도는 제1도에 나타낸 전극배선의 A1(111)면의 X선 회절강도와 열처리 온도의 관계를 나타낸 도면, 제15도는 제1도에 나타낸 전극배선의 A13Ti(202)면의 X선 회절강도와 열처리 온도와의 관계를 나타낸 도면, 제16도는 스피터링 장치의 구성을 나타낸 구성도, 제17도는 합금스파이크의 발생을 나타낸 설명도.

Claims (17)

  1. 반도체 기판과, 이 반도체 기판 위에 형성되어, 접속홀을 구비한 층간 절연막과, 접촉홀을 포함하여 층간 절연막 위에 형성되었고, 접촉홀을 개재하여 반도체 기판에 접속하여, 질화티탄을 그 조성에 함유한 경계층과, 이 경계층 위에 형성된 알루미늄 배선층과, 경계층과 알루미늄 배선층 사이에 배치되었으며, 알루미늄과 티탄을 그 조성에 함유한 금속간 화합물이고, 약10nm이상의 막의 두께를 구비한 변형 완화층을 구비하는 것을 특징으로 하는 전극배선.
  2. 반도체 기판과, 이 반도체 기판위에 형성되어, 접촉홀을 구비한 층간절연막과, 접촉홀을 포함하여 층간 절연막 위에 형성되었고, 접촉홀을 개재하여 반도체 기판에 접촉하여, 질화티탄을 그 조성에 함유하는 경계층과, 이 경계층 위에 형성된 알루미늄 배선층과, 경계층과 알루미늄 배선층 사이에 배치되어 알루미늄과 티탄을 그 조성에 함유하는 금속간 화합물이며, 배선푹 1㎛에 대하여, 폭 0.3㎛이상의 A1기포를 실질적으로 0으로 하는 막의 두께를 구비한 변형완화층을 구비한 것을 특징으로 하는 전극배선.
  3. 제1항 그렇지 않으면 제2항에 있어서, 변형완화층의 알루미늄 배선층의 경계층의 경계면에서 차지하는 비률은 적어도 약 40%임을 특징으로 하는 전극배선.
  4. 제1항~제3항 중의 어느 하나의 항에 있어서, 변형완화층은 A13Ti층 그렇지 않으면 A13Ti를 함유하는 금속간 화합물층임을 특징으로 하는 전극배선.
  5. 제1항~제4항 중의 어느 하나의 항에 있어서, 경계층이 내부는 산소 농도가 약 1at%이하이고, 또한 경계층과 변형완화층과의 경계면도 산소농도가 약 1at%이하임을 특징으로 하는 전극배선.
  6. 제1항~제5항 중의 어느 하나의 항에 있어서, 경계층과 반도체 기판사이에, 또한 합금 스파이트를 방지하는 합금 스파이크 방지층을 설치한 것을 특징으로 하는 전극배선.
  7. 제6항에 있어서, 경계층은 합금 스파이크 방지층은 각각 물리적 성질이 다른 질화티탄층임을 특징으로 하는 전극배선.
  8. 반도체 기판 위에 층간 절연막을 형성하는 공정과, 이 층간 절연막에 접촉홀을 형성하는 공정과, 층간 절연막 위에 접촉홀을 포함하여 제1질화티탄층을 형성하는 공정으로서, 질소가스가 공급되어 티탄을 지표로 하는 스피터링 장치내에서, DC출력밀도 5.5W/㎠이하의 조건에서반응성 스피터링에 의하여 제1질화티탄층을 형성하는 공정과, 이 제1질화티탄층의 위에 알루미늄 합금 배선층을 형성하는 공정과, 열처리를 하는 공정 등을 구비하였고, 또한, 제1질화티탄층 및 알루미늄 합금 배선층을 형성하는 공정은 제1질화티탄층과 알루미늄 합금 배선층을 진공속에서 연속적으로 막 형성하는 것임을 특징으로 하는 전극배선의 제조방법.
  9. 제8항에 있어서, 접촉홀이 형성된 층간 절연막 위에 제1질화티탄층을 형성하기 전에, 합금 스파이크를 방지하는 제2질 화티탄층을 형성하는 공정을 구비한 것을 특징으로 하는 전극배선의 제조방법.
  10. 제9항에 있어서, 제2질화티탄층은 스피터링 장치내에서 DC출력밀도 6.96W/㎠ 이상의 조건에서 반응성 스퍼터링에 의하여 형성된 것임을 특징으로 하는 전극배선의 제조방법.
  11. 제9항 그렇지 않으면 제10항에 있어서, 제2질화티탄층은 그 막 형성직후에 있어서 비저항이 200μΩ㎝이하이며, 막의 스트레스가 1000MPa 이상임을 특징으로 하는 전극배선의 제조방법.
  12. 제8항~제11항 중의 어느 하나에 있어서, 제1질화티탄층의 막 형성 직후의 비저항은 180~100μΩ㎝임을 특징으로 하는 전극배선의 제조방법.
  13. 제8항~제12항 중의 어느 하나의 항에 있어서, 제1질화티탄층의 막 형성 직후의 막의 스트레스는 많아도 90MPa의 압축 스트레스임을 특징으로 하는 전극배선의 제조방법.
  14. 제8항~제13항중의 어느 하나의 항에 있어서 제1질화티탄층의 형성하는 공정은 200~350℃의 기판온도에서 제1질화티탄층을 막 형성하는 공정임을 특징으로 하는 전극배선의 제조방법.
  15. 제8항~제14항 중의 어느 하나의 항에 있어서, 알루미늄 합금 배선층을 형성하는 공정은 200℃ 이하의 기판온도에서 알루미늄 합금 배선층을 막 형성하는 공정임을 특징으로 하는 전극배선의 제조방법.
  16. 제8항~제15항 중의 어느 하나의 항에 있어서,열처리를 하는 공정은 350~480℃의 열처리를 하는 공정임을 특징으로 하는 전극배선의 제조방법.
  17. 제16항에 있어서, 열처리를 하는 공정은 420℃이상의 열처리를 하는 공정임을 특징으로 하는 전극배선의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950010312A 1994-04-28 1995-04-28 전극배선 및 그 제조방법 KR100281316B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP94-90926 1994-04-28
JP9092694 1994-04-28
JP94-146289 1994-06-28
JP14628994 1994-06-28

Publications (2)

Publication Number Publication Date
KR950034533A true KR950034533A (ko) 1995-12-28
KR100281316B1 KR100281316B1 (ko) 2001-03-02

Family

ID=26432329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010312A KR100281316B1 (ko) 1994-04-28 1995-04-28 전극배선 및 그 제조방법

Country Status (4)

Country Link
US (2) US6066891A (ko)
KR (1) KR100281316B1 (ko)
DE (1) DE19515564B4 (ko)
FR (1) FR2720856B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW367528B (en) * 1996-02-02 1999-08-21 Applied Materials Inc Titanium aluminide wetting layer for aluminum contacts
KR19980033333A (ko) * 1996-10-31 1998-07-25 윌리엄비.켐플러 ＴｉＮ ＋ Ａｌ막과 그 제조방법
US6120842A (en) * 1997-10-21 2000-09-19 Texas Instruments Incorporated TiN+Al films and processes
US6284316B1 (en) * 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
US6255204B1 (en) * 1999-05-21 2001-07-03 Motorola, Inc. Method for forming a semiconductor device
JP2001060590A (ja) * 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法
US6146991A (en) * 1999-09-03 2000-11-14 Taiwan Semiconductor Manufacturing Company Barrier metal composite layer featuring a thin plasma vapor deposited titanium nitride capping layer
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
US20120018883A1 (en) * 2007-09-13 2012-01-26 Geng-Shin Shen Conductive structure for a semiconductor integrated circuit
JP5634742B2 (ja) * 2010-04-30 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
US8841733B2 (en) * 2011-05-17 2014-09-23 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US10256368B2 (en) 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
WO2014098321A1 (ko) * 2012-12-18 2014-06-26 주식회사 엘지실트론 반도체 기판 및 그 제조 방법
KR101820539B1 (ko) 2012-12-18 2018-01-22 에스케이실트론 주식회사 반도체 기판 및 그 제조 방법
US9824929B2 (en) 2015-10-28 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET gate structure and method for fabricating the same
US9620610B1 (en) * 2015-10-28 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET gate structure and method for fabricating the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
JPH07333B2 (ja) * 1986-03-01 1995-01-11 コニカ株式会社 熱可塑性樹脂製シ−トの製造方法および装置
JPS62259469A (ja) * 1986-05-06 1987-11-11 Hitachi Ltd 半導体装置
JPS63142832A (ja) * 1986-12-05 1988-06-15 Fujitsu Ltd 半導体装置の製造方法
JPH0687464B2 (ja) * 1986-12-17 1994-11-02 日本電装株式会社 アルミニウム合金配線装置およびその製造方法
IT1230763B (it) * 1989-02-20 1991-10-29 Claber Spa Elemento di raccordo maschio femmina, in particolare per tubi di grosso diametro
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
JPH033395A (ja) 1989-05-31 1991-01-09 Taiyo Yuden Co Ltd セラミック多層配線基板
KR920005701B1 (ko) * 1989-07-20 1992-07-13 현대전자산업 주식회사 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법
EP0430403B1 (en) * 1989-11-30 1998-01-07 STMicroelectronics, Inc. Method for fabricating interlevel contacts
JPH03262127A (ja) * 1990-03-13 1991-11-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2689683B2 (ja) * 1990-04-17 1997-12-10 日産自動車株式会社 自動車のウエルトシール構造
US5008217A (en) * 1990-06-08 1991-04-16 At&T Bell Laboratories Process for fabricating integrated circuits having shallow junctions
JPH0442537A (ja) * 1990-06-08 1992-02-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
DE69225082T2 (de) * 1991-02-12 1998-08-20 Matsushita Electronics Corp Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
JPH04259242A (ja) * 1991-02-14 1992-09-14 Fujitsu Ltd 半導体装置の製造方法
US5345108A (en) * 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
JP2937613B2 (ja) * 1991-07-16 1999-08-23 日本電気株式会社 薄膜配線およびその製造方法
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5641703A (en) * 1991-07-25 1997-06-24 Massachusetts Institute Of Technology Voltage programmable links for integrated circuits
JPH0574961A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd 半導体装置の製造方法
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
JPH06151815A (ja) * 1992-11-13 1994-05-31 Ricoh Co Ltd 半導体装置とその製造方法
JPH06275555A (ja) * 1993-03-23 1994-09-30 Kawasaki Steel Corp 半導体装置の製造方法
US5427666A (en) * 1993-09-09 1995-06-27 Applied Materials, Inc. Method for in-situ cleaning a Ti target in a Ti + TiN coating process
JP3422055B2 (ja) 1993-11-08 2003-06-30 株式会社デンソー 半導体装置の電極配線
JP3325720B2 (ja) * 1993-12-03 2002-09-17 株式会社リコー 半導体装置とその製造方法

Also Published As

Publication number Publication date
US6348735B1 (en) 2002-02-19
FR2720856A1 (fr) 1995-12-08
FR2720856B1 (fr) 1998-04-17
US6066891A (en) 2000-05-23
DE19515564B4 (de) 2008-07-03
DE19515564A1 (de) 1995-11-02
KR100281316B1 (ko) 2001-03-02

Similar Documents

Publication Publication Date Title
KR950034533A (ko) 전극배선 및 그 제조방법
KR100347743B1 (ko) 무기 장벽 박막의 부착성 증대 방법
KR100322261B1 (ko) 반도체장치및그제조방법
KR970072102A (ko) 반도체장치 및 그 제조방법
KR960039147A (ko) 접속홀의 플러그 형성 방법
DE102013108585B4 (de) Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren
US9013002B1 (en) Iridium interfacial stack (IRIS)
KR930003256A (ko) 반도체 집적 회로에 금속화 배선층을 형성하는 방법
KR101096101B1 (ko) 반도체장치 및 반도체장치를 제조하는 방법
KR100241506B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR860008599A (ko) 반도체 집적회로의 다층 결선방법
KR100266426B1 (ko) 반도체장치및그제조방법
KR100197660B1 (ko) 텅스텐 실리사이드를 갖는 반도체 소자 제조방법
DE102004036142B4 (de) Halbleiterbauelement mit einer Metallisierung mit mehreren durch zumindest eine Barriereschicht getrennten Metallisierungsschichten sowie Verfahren zu dessen Herstellung
KR20100026399A (ko) 반도체 소자의 금속배선 및 그 형성방법
JPH1012614A (ja) 半導体装置用配線およびその製造方法
KR100290469B1 (ko) 반도체소자의 보호막 형성방법
KR970008490A (ko) 다층배선을 갖는 반도체 장치 및 그 제조방법
KR100199910B1 (ko) 반도체 소자 제조 방법
US20040175923A1 (en) Semiconductor device and fabrication thereof
KR100501497B1 (ko) 하층부 인터컨넥션 공정의 모니터링 방법
KR950034515A (ko) 반도체 장치의 금속배선 형성방법
JPH05267293A (ja) 半導体装置
KR970053528A (ko) 반도체 소자 제조시 금속 배선 형성 방법
JPS62259470A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131108

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141112

Year of fee payment: 15

EXPY Expiration of term