KR950033802A - 동기카운터 및 그 캐리전파방법 - Google Patents

동기카운터 및 그 캐리전파방법 Download PDF

Info

Publication number
KR950033802A
KR950033802A KR1019940011485A KR19940011485A KR950033802A KR 950033802 A KR950033802 A KR 950033802A KR 1019940011485 A KR1019940011485 A KR 1019940011485A KR 19940011485 A KR19940011485 A KR 19940011485A KR 950033802 A KR950033802 A KR 950033802A
Authority
KR
South Korea
Prior art keywords
counter
carry
carry propagation
external address
switching means
Prior art date
Application number
KR1019940011485A
Other languages
English (en)
Other versions
KR0135488B1 (ko
Inventor
조일재
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940011485A priority Critical patent/KR0135488B1/ko
Priority to TW084104321A priority patent/TW260845B/zh
Priority to DE19519226A priority patent/DE19519226C2/de
Priority to JP7125297A priority patent/JP2843526B2/ja
Priority to US08/449,780 priority patent/US5561674A/en
Priority to CNB951068156A priority patent/CN1135498C/zh
Publication of KR950033802A publication Critical patent/KR950033802A/ko
Application granted granted Critical
Publication of KR0135488B1 publication Critical patent/KR0135488B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/52—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 특히 다단카운터의 캐리 전파지연을 줄이도록 하는 동기카운터 및 그 수동작을 관한 것으로, 본 발명에 의한 동기카운터 및 그 캐리전파방법은, 카운터초기신호를 제어입력하고 이 카운터초기신화신호가 비활성화 상태로 입력시 카운터출력신호를 캐리출력노드로 전송시키는 제1스위칭수단과, 상기 카운터 초기신화신호를 제어입력하고 상기 카운터초기화신호가 활성화상태로 입력시에 외부어드레스를 상기 캐리출력노드로 전송시키는 제2스위칭수단을 포함하는 멀티플렉서를 구비하고, 상기 외부어드레스 세팅시 상기 외부어드레스가 상기 동기카운터를 비경우하여 바로 캐리전파를 수행하도록 함을 특징으로 하는 동기카운터 및 그 캐리전파방법을 개시하였다. 이와 같은 본 발명에 의한 동기카운터 및 그 캐리전파방법은, 외부어드레스 세팅시 멀티플렉서를 통해 바로 캐리전파를 수행함에 의해, 고속의 캐리전파를 수행하는 장점이 있다. 그리고 고속의 시스템클럭에 대응하여 계수동작을 그에 상응하도록 수행할 수 있는 효과가 있다.

Description

동기카운터 및 그 캐리전파방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 단위카운터의 실시예구성을 보여주는 회로도.

Claims (2)

  1. 시스템클럭에 동기하여 동작하는 동기카운터에 있어서, 카운터초기화신호를 제어입력하고 이 카운터 초기화신호가 비활성화상태로 입력시에 카운터 출력신호를 캐리출력노드로 전송시키는 제1스위칭수단과, 상기 카운터초기화신호를 제어입력하고 상기 카운터초기화신호가 활성화상태로 입력시에 어드레스를 상기 캐리출력노드로 전송시키는 제2스위칭수단을 구비하여, 외부 어드레스세팅시 동기카운터의 내부세팅없이 상기 어드레스가 상기 제2스위칭수단을 거쳐 직접으로 세팅되도록 함을 특징으로 하는 동기카운터.
  2. 시스템클럭에 동기하여 동작하는 동기카운터의 캐리전파방법에 있어서, 카운터초기화신호를 제어입력하고 이 카운터 초기화신호가 비활성화상태로 입력시에 카운터출력신호를 캐리출력노드로 전송시키는 제1스위칭수단과, 상기 카운터초기화신호를 제어입력하고 상기 카운터초기화신호가 활성화상태로 입력시에 외부어드레서를 상기 캐리출력노드로 전송시키는 제2스위칭수단을 포함하는 멀티플렉서를 구비하고, 상기 외부어드레스 세팅시 상기 외부어드레스가 상기 멀티플렉서를 통해 바로 캐리전파를 수행하도록 함을 특징으로 하는 동기카운터의 캐리전파방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940011485A 1994-05-26 1994-05-26 동기카운터 및 그 캐리전파방법 KR0135488B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019940011485A KR0135488B1 (ko) 1994-05-26 1994-05-26 동기카운터 및 그 캐리전파방법
TW084104321A TW260845B (en) 1994-05-26 1995-05-01 Synchronous counter and carry propagation method thereof
DE19519226A DE19519226C2 (de) 1994-05-26 1995-05-24 Mehrstufiger Synchronzähler
JP7125297A JP2843526B2 (ja) 1994-05-26 1995-05-24 キャリ信号を使用した同期カウンタ
US08/449,780 US5561674A (en) 1994-05-26 1995-05-24 Synchronous counter and method for propagation carry of the same
CNB951068156A CN1135498C (zh) 1994-05-26 1995-05-26 同步计数器及其进位传送的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940011485A KR0135488B1 (ko) 1994-05-26 1994-05-26 동기카운터 및 그 캐리전파방법

Publications (2)

Publication Number Publication Date
KR950033802A true KR950033802A (ko) 1995-12-26
KR0135488B1 KR0135488B1 (ko) 1998-06-15

Family

ID=19383802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940011485A KR0135488B1 (ko) 1994-05-26 1994-05-26 동기카운터 및 그 캐리전파방법

Country Status (6)

Country Link
US (1) US5561674A (ko)
JP (1) JP2843526B2 (ko)
KR (1) KR0135488B1 (ko)
CN (1) CN1135498C (ko)
DE (1) DE19519226C2 (ko)
TW (1) TW260845B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4061841B2 (ja) * 1998-06-25 2008-03-19 セイコーエプソン株式会社 半導体記憶装置
US6240044B1 (en) * 1999-07-29 2001-05-29 Fujitsu Limited High speed address sequencer
DE60041954D1 (ko) * 2000-02-14 2009-05-20 St Microelectronics Srl
KR100334535B1 (ko) * 2000-02-18 2002-05-03 박종섭 멀티 비트 카운터
US6518805B2 (en) * 2000-10-04 2003-02-11 Broadcom Corporation Programmable divider with built-in programmable delay chain for high-speed/low power application

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5236674B2 (ko) * 1973-03-03 1977-09-17
US3943378A (en) * 1974-08-01 1976-03-09 Motorola, Inc. CMOS synchronous binary counter
JPS61144091A (ja) * 1984-12-18 1986-07-01 松下電器産業株式会社 電子部品
JPS6240824A (ja) * 1985-08-19 1987-02-21 Toshiba Corp 同期型バイナリカウンタ
US4759043A (en) * 1987-04-02 1988-07-19 Raytheon Company CMOS binary counter
US4856035A (en) * 1988-05-26 1989-08-08 Raytheon Company CMOS binary up/down counter
JP2557954B2 (ja) * 1988-06-30 1996-11-27 シャープ株式会社 プリセッタブルカウンタ
JPH0253322A (ja) * 1988-08-18 1990-02-22 Fujitsu Ltd 同期式多段カウンタ
JP2966491B2 (ja) * 1990-08-20 1999-10-25 株式会社アドバンテスト 広帯域パルスパターン発生器
JPH04172018A (ja) * 1990-11-06 1992-06-19 Nec Ic Microcomput Syst Ltd カウンタ回路
DE4135318C1 (ko) * 1991-10-25 1992-11-26 Siemens Ag, 8000 Muenchen, De
JP2678115B2 (ja) * 1992-02-06 1997-11-17 三菱電機株式会社 タイマ回路
TW237534B (en) * 1993-12-21 1995-01-01 Advanced Micro Devices Inc Method and apparatus for modifying the contents of a register via a command bit

Also Published As

Publication number Publication date
CN1148222A (zh) 1997-04-23
US5561674A (en) 1996-10-01
TW260845B (en) 1995-10-21
JP2843526B2 (ja) 1999-01-06
DE19519226C2 (de) 1996-09-26
JPH07326961A (ja) 1995-12-12
CN1135498C (zh) 2004-01-21
DE19519226A1 (de) 1995-11-30
KR0135488B1 (ko) 1998-06-15

Similar Documents

Publication Publication Date Title
KR900005264A (ko) 클럭신호스위칭회로와 그 스위칭방법
KR950026113A (ko) 반도체 메모리 장치의 데이타 출력버퍼
KR970029850A (ko) 반도체 메모리 디바이스
KR920704428A (ko) 고속 프리스케일러
KR950033802A (ko) 동기카운터 및 그 캐리전파방법
KR970076821A (ko) 래치회로
KR970060226A (ko) 좁은 데이타 스큐를 갖는 동기형 반도체 메모리 장치
KR950024431A (ko) 스태틱 램(sram)의 어드레스 입력회로
KR970051196A (ko) 반도체 메모리의 클럭 동기회로
KR970013725A (ko) 시간지연을 이용한 글리치(glitch)제거회로
KR100190301B1 (ko) 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로
KR970056902A (ko) 멀티 프로세서 환경에서 동기 장치
KR940027583A (ko) 감시 카메라장치
KR960006272A (ko) 주/종속 플립-플롭
KR960009398A (ko) 동기식 클럭 발생회로
KR970076173A (ko) Gpio보드의 클럭발생장치
KR960024803A (ko) 동기식 기억 소자의 클럭신호 입력장치
JPH01116815A (ja) クロック切換え回路
KR970067343A (ko) 싱크 디램 데이타 패스에서의 시스템 클럭 동기 방법
KR970076175A (ko) Gpio보드의 내부클럭 분주제어방법
KR970066859A (ko) 피엘씨 인터럽트 모듈의 노이즈 제거장치
KR970053948A (ko) 비동기 입력 펄스의 폭을 확장하는 확장 블럭회로
KR940023021A (ko) 이중 클럭시스템의 클럭신호 선택장치
KR960008595A (ko) 고속 루프 가산기
KR19990042110U (ko) 에스디램의 클럭 동기 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091214

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee