CN1135498C - 同步计数器及其进位传送的方法 - Google Patents
同步计数器及其进位传送的方法 Download PDFInfo
- Publication number
- CN1135498C CN1135498C CNB951068156A CN95106815A CN1135498C CN 1135498 C CN1135498 C CN 1135498C CN B951068156 A CNB951068156 A CN B951068156A CN 95106815 A CN95106815 A CN 95106815A CN 1135498 C CN1135498 C CN 1135498C
- Authority
- CN
- China
- Prior art keywords
- counter
- signal
- transmission gate
- carry
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/52—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits using field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
Abstract
一种同步计数器,能根据预定时钟的输入进行计数。该同步计数器由第一开关装置和第二开关装置组成。第一开关装置用以可控制地输入计数器初始化信号,并在所述计数器初始化信号在不活动状态下输入时将计数器初始化信号传送至进位输出节点。第二开关装置用以控制地输入计数器初化信号,并在所述计数器初始化信号在活动状态下输入时将地址信号传送给所述进位输出节点。
Description
技术领域
本发明涉及一种根据预定的时钟输入信号进行计数操作的同步计数器,更具体地说,涉及能减少多级计数器的进位传输延迟时间的同步计数器及其进位传送的方法。
背景技术
众所周知,作为一个电路元件,同步计数器是采用多个响应于固定周期的时钟的触发器进行向上或向下计数操作的。此外,同步计数还在一般的集成电路特别是在通过输入地址信号进行数据存取操作的半导体存储器中用作不可少的部件。另一方面,最初,结构简单的同步计数器先输入前一级的输出信号,根据同步时钟转换产生下一级的输入信号。然而,为提高操作的稳定性和效率,目前计数器通常是这样使用的,即计数器利用前一级中产生的进位信号来产生各级的输出信号。这种采用进位信号的计数器在进位信号转换期间在各级需要有进位行波时间,从而花费了转换时间。因此,为解决这个问题,美国专利3,943,478或4,679,216中公开的同步计数器采用了这样一种方法:由各单位计数累计选通所有前面各级的输出信号。用这些经选通的信号作为后面各级的输入信号。然而,由于选通操作过程中使用的“与非”门输入端部分的复杂和细微程度要视计数器多级重复而定,因而这种复杂和细致对计数器电路的集成化不利。
因此,进位信号的转换速度对根据同步时钟脉冲工作的同步计数器的计数功能是个重要因素。特别是这种同步计数器用在能高速工作的诸如动态存取存储器之类的半导体存储器中的场合下,往往会产生误操作,从而降低了对地址计数操作时的可靠性。
1993年11月8日题为“同步二进制计数器”的韩国专利申请93-23598公开了一种传统的计数器。图1示出了该专利申请公开的一种单位计数器。图2示出了采用图1所示的单位计数器构成的多级计数器。图3简单示出了传统同步计数器的时序图。上述专利申请中公开了图1单位计数器的详细工作情况。在图1传统的同步计数器中,时钟表示主脉冲,“置位”表示指定外部计数器起始地址的信号。Ai表示通过缓冲外部地址产生的内部地址信号。Cai为计数器的输出信号,进位I则表示普通计数器的进位。下面参照图1和图3说明同步计数器的工作过程。首先,若信号置位在时钟处于逻辑“高”态时转入逻辑高态(图3中t1与t2之间的时间),则“非”门6将该逻“高”态的置位信号倒转过来,因而使传输门10导通,从而使第一锁存电路14反向锁存地址信号Ai。此外,“或非”门4通过处于逻辑“高”态的时钟和信号置位使节点N1转入逻辑“低”态。节点N1转入逻辑“低”态时,传输门12截止,传输门16导通。于是,第一锁存电路14的输出通过传输门16加到第二锁存电路18上。第二锁存电路18反向锁存第一锁存电路14的输出,输出信号CAi。
下面说明,时钟和信号置位处于逻辑“低”态、进位(i-1)处于逻辑“高”态时,同步计数器的工作情况。信号置位转入逻辑“低”态时,传输门10截止,于是地址信号Ai的输入通路隔断开。而且,“或非”门4的三个输入端处于逻辑“低”态,从而使节点N1转入逻辑“高”态。于是,节点N1的逻辑“高”态使传输门12导通,使传输门16截止。因此,第一锁存电路14锁存“非”,门20通过传输门12输入的输出信号,即反相了的信号CAi。这时,传输门16将第一和第二锁存电路14和18分隔开。
另一方面,时钟脉转入逻辑“高”态时(图3中时间t3之后),“或非”门4使节点N1转入逻辑“低”态,于是节点N1的信号使传输门12截止,使传输门16导通。于是第二锁存电路18通过第一锁存电路14的输出使在t2-t3区间处于锁存状态有Cai信号反向锁存。在时间t3,从第二锁存电路18输出的信号Cai信号输入下一级的进位产生逻辑门。
上述单位同步计数器在图2中的编号为40,现在参照图2说明进位的产生过程。CA0和CA1经“与非”门31“与非”运算处理之后,在“非”门31的输出反相,产生进位1。在“或非”门34对CA2经反相的值和进位1经反相的值进行“或非”运算处理,产生进位2。此外,在“与非”门35对CA3和进位2进行“与非”运算处理之后,在“非”门36反相该“与非”门35的输出,产生进位3。其它的进位也以与上述同样的方式在以后的各级中产生。例如,要进行第奇数(K)个进行时(K-1),要进行第偶数(L)个进位时,应在“或非”门中比较进位CA(L)和进位(L-1)的反相值。如上所述,进位传送是由图2的逻辑门及其逻辑电路进行的。另一方面,参照图2,为了当进位变为“低”电平时通过快速将置位5置于逻辑“低态”来缩短所需的时间,采用了输入线路45的信号的“与非”门59。
然而,在这种现有技术中,例如,在进位传送快速进行从而系统时钟脉冲可以在诸如150兆赫之类的高频下运行时,正常的计数操作可以在最高有效位计数器中进行。而按照传统技术,从外部在计数器设定地址时,由于计数器内部设定之后,在计数器中产生的输出信号传送到进位产生逻辑门,因而进位产生时间被由利用外部地址信号来设定计数器内器所需的时间所延迟。结果,在现有技术中,产生了计数器不能以高频操作的问题。
发明内容
因此,本发明的目的是提供一种能相应地在系统时钟频率下工作的同步计数器和进位传送方法。
本发明的另一个目的是提供一种能最大限度地减少进位传送延迟时间的同步计数器和进位传送方法。
本发明的另一个目的是提供一种与计数器内部根据任何地址的输入所进行的一个设定操作无关的产生进位的同步计数器和进位传送方法。
本发明达到上述目的的同步计数器包括:一个计数器单元,它接收至少一个时钟信号、一个计数器初始化信号和一个外部地址信号,所述计数器单元提供计数器输出信号;以及一个多路转换器,它接收至少所述外部地址信号、所述计数器初始化信号和所述计数器输出信号,所述多路转换器响应于所述计数器初始化信号提供所述外部地址信号或所述计数器输出信号的输出,其中所述多路转换器还包括:第一传输门和第二传输门,每个所述传输门具有一个输入端、一个输出端和至少一个控制输入端,所述传输门的输出端连接在一起;所述第一传输门的输入端连接到所述计数器输出信号;所述第二传输门的输入端连接到所述外部地址信号;以及所述计数器初始化信号连接到所述第二传输门的所述控制输入端并且经一个倒相器连接到所述第一传输门的所述控制输入端,其中所述计数器初始化信号选择所述第一传输门与第二传输门之一。
附图说明
参看附图阅读下面的详细说明可以更清楚地理解本发明的上述和其它目的、优点和特点。
图1是传统技术同步单位计数器的电路图;
图2是图1结构的同步计数器的电路图;
图3是图1和图2的工作时序图;
图4是本发明单位计数器一个实施例的电路图;
图5是图4多路转换器一个实施例的电路图;
图6是图4结构的多级同步计数器一个实施例电路图;
图7是图4和图6的工作时序图。
具体实施方式
图4是本发明单位计数器一个实施例的电路图。本发明的同步计数器有一个多路转换器,因而在置位外部地址信号的过程中,外部地址信号可以无需通过计数器内部而直接传送进位。这样,通过加快产生进位的时间达到高频工作的目的。降图1的结构之外,图4还包括一个多路转换器60。从图4的结构可知,多路转换器60配置在信号位和地址信号Ai的输入通路以及计数器输出信号CAi的输出通路上。
图5是图4的多路转换器60一个实施例的电路图。多路转换器60由传输门82和84组成。传输门82可控制地输入信号置位,并在信号置位在不活动态下输入时将计数器输出信号CAi作为进位I传送输出节点88。传输门84可控制地输入信号SET,并在信号置位在活动态下输入时将地址信号Ai作为进位I传送给输出节点88。这些传输门82和84工作时根据信号“SET”的输入有选择地输出信号CAi和Ai。
图6是图4的多级同步计数器一个实施例的电路图。现参照图5说明图6的结构。作为同步计数器80的输出,进位I可以是信号CAi或地址信号Ai。
图7是图4和图6的工作时序图。图7中,进位0是输入最小有效位的地址信号A0的同步计数器的输出,进位1是输入地址信号A1的同步计数器的输出。显然,本发明的效率是通过艰对当信号置位可为“高”电平时的时间与当进位0和进位1分别可为“高”电平时的时间进行比较而获取的。
下面参照图4、5和6的结构和图7的时序图说明同步计数器80的工作情况。这里,图1至图7的输入信号与传统技术的一样,因而不再对输入信号进行说明。在信号“置位”在图7的时间t1接收外部地址信号A0期间变为逻辑“高”态时,图5中所示的传输门84导通,图5中所示的传输门82截止。结果,外部地址信号A0通过传输门84的通道直接传送到进位0。图7中所示的信号CA0因置位到逻辑“高”态的信号置位起作用而变为逻辑“高”态。与此同时,节点N2在时间t1因“或非”门而转入逻辑“低”态。这时,传输门62截止,传输门66导通,从而使通过传输门58的地址信号存锁到第一和第二锁存电路64和68上。从图7可以看到,信号CA0转入逻辑“高”态。另一方面,图6的单位计数器80按上述同样的方式接收外部地址信号,然后通过图5多路转换器60的传输门84将地址信号加到进位产生逻辑门(这是指“非”门11,......,17,“与非”门NAND1,......NAND4和“或非”门NOR1,......,NOR3),从而使进位传送延迟时间比传统技术的有所减小。此外,在地址信号不象在图7的时间t3那样从外部加上去时,信号置位转入逻辑“低”态,传输门84和82分别截止和导通。因此,计数操作按传统技术同样地进行。上面说过,外部地址信号在置位期间中不通过计数器内部而通过多路转换器60直接传送进位。按照这种方法就可以解决加上外部矗信号时因进位传送延迟而不能进行高频工作的问题。
如上所述,本发明的同步计数器在加有外部地址信号时是通过多路转换器进行高速进位传送的。此外,由于可进行高速进位传送,使计数器可响应于高频系统时钟而提高了效率。
Claims (1)
1.一种同步计数器,它包括:
一个计数器单元,它接收至少一个时钟信号、一个计数器初始化信号和一个外部地址信号,所述计数器单元提供计数器输出信号;以及
一个多路转换器,它接收至少所述外部地址信号、所述计数器初始化信号和所述计数器输出信号,所述多路转换器响应于所述计数器初始化信号提供所述外部地址信号或所述计数器输出信号的输出,其中所述多路转换器还包括:
第一传输门和第二传输门,每个所述传输门具有一个输入端、一个输出端和至少一个控制输入端,所述传输门的输出端连接在一起;所述第一传输门的输入端连接所述计数器输出信号;所述第二传输门的输入端连接所述外部地址信号;以及所述计数器初始化信号连接到所述第二传输门的所述控制输入端并且经一个倒相器连接到所述第一传输门的所述控制输入端,其中所述计数器初始化信号选择所述第一传输门与第二传输门之一。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940011485A KR0135488B1 (ko) | 1994-05-26 | 1994-05-26 | 동기카운터 및 그 캐리전파방법 |
KR11485/94 | 1994-05-26 | ||
KR11485/1994 | 1994-05-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1148222A CN1148222A (zh) | 1997-04-23 |
CN1135498C true CN1135498C (zh) | 2004-01-21 |
Family
ID=19383802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB951068156A Expired - Fee Related CN1135498C (zh) | 1994-05-26 | 1995-05-26 | 同步计数器及其进位传送的方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5561674A (zh) |
JP (1) | JP2843526B2 (zh) |
KR (1) | KR0135488B1 (zh) |
CN (1) | CN1135498C (zh) |
DE (1) | DE19519226C2 (zh) |
TW (1) | TW260845B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999067788A1 (fr) * | 1998-06-25 | 1999-12-29 | Seiko Epson Corporation | Dispositif memoire a semi-conducteur |
US6240044B1 (en) * | 1999-07-29 | 2001-05-29 | Fujitsu Limited | High speed address sequencer |
DE60041954D1 (zh) | 2000-02-14 | 2009-05-20 | St Microelectronics Srl | |
KR100334535B1 (ko) * | 2000-02-18 | 2002-05-03 | 박종섭 | 멀티 비트 카운터 |
US6518805B2 (en) * | 2000-10-04 | 2003-02-11 | Broadcom Corporation | Programmable divider with built-in programmable delay chain for high-speed/low power application |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5236674B2 (zh) * | 1973-03-03 | 1977-09-17 | ||
US3943378A (en) * | 1974-08-01 | 1976-03-09 | Motorola, Inc. | CMOS synchronous binary counter |
JPS61144122A (ja) * | 1984-12-18 | 1986-07-01 | Aisin Seiki Co Ltd | 高速プログラマブルカウンタ |
JPS6240824A (ja) * | 1985-08-19 | 1987-02-21 | Toshiba Corp | 同期型バイナリカウンタ |
US4759043A (en) * | 1987-04-02 | 1988-07-19 | Raytheon Company | CMOS binary counter |
US4856035A (en) * | 1988-05-26 | 1989-08-08 | Raytheon Company | CMOS binary up/down counter |
JP2557954B2 (ja) * | 1988-06-30 | 1996-11-27 | シャープ株式会社 | プリセッタブルカウンタ |
JPH0253322A (ja) * | 1988-08-18 | 1990-02-22 | Fujitsu Ltd | 同期式多段カウンタ |
JP2966491B2 (ja) * | 1990-08-20 | 1999-10-25 | 株式会社アドバンテスト | 広帯域パルスパターン発生器 |
JPH04172018A (ja) * | 1990-11-06 | 1992-06-19 | Nec Ic Microcomput Syst Ltd | カウンタ回路 |
DE4135318C1 (zh) * | 1991-10-25 | 1992-11-26 | Siemens Ag, 8000 Muenchen, De | |
JP2678115B2 (ja) * | 1992-02-06 | 1997-11-17 | 三菱電機株式会社 | タイマ回路 |
TW237534B (en) * | 1993-12-21 | 1995-01-01 | Advanced Micro Devices Inc | Method and apparatus for modifying the contents of a register via a command bit |
-
1994
- 1994-05-26 KR KR1019940011485A patent/KR0135488B1/ko not_active IP Right Cessation
-
1995
- 1995-05-01 TW TW084104321A patent/TW260845B/zh not_active IP Right Cessation
- 1995-05-24 JP JP7125297A patent/JP2843526B2/ja not_active Expired - Fee Related
- 1995-05-24 US US08/449,780 patent/US5561674A/en not_active Expired - Lifetime
- 1995-05-24 DE DE19519226A patent/DE19519226C2/de not_active Expired - Fee Related
- 1995-05-26 CN CNB951068156A patent/CN1135498C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE19519226C2 (de) | 1996-09-26 |
JP2843526B2 (ja) | 1999-01-06 |
KR0135488B1 (ko) | 1998-06-15 |
DE19519226A1 (de) | 1995-11-30 |
TW260845B (en) | 1995-10-21 |
CN1148222A (zh) | 1997-04-23 |
US5561674A (en) | 1996-10-01 |
KR950033802A (ko) | 1995-12-26 |
JPH07326961A (ja) | 1995-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3992757B2 (ja) | マイクロプロセッサと同期するメモリ、及びデータプロセッサ、同期メモリ、周辺装置とシステムクロックを含むシステム | |
JPH0564362B2 (zh) | ||
JP2576366B2 (ja) | 可変遅延バッファ回路 | |
US5687134A (en) | Synchronous semiconductor memory capable of saving a latency with a reduced circuit scale | |
JP3941974B2 (ja) | 同期式メモリのデータ出力バッファ制御方法 | |
CN1135498C (zh) | 同步计数器及其进位传送的方法 | |
US6452864B1 (en) | Interleaved memory device for sequential access synchronous reading with simplified address counters | |
JPH07193492A (ja) | 同期式2進カウンタ | |
US3548319A (en) | Synchronous digital counter | |
US4845726A (en) | Maximum length linearly recurring sequence generator control device | |
US11671106B2 (en) | Pulse signal generation circuit and method, and memory | |
CN1188934A (zh) | 半导体电路 | |
KR19980027623A (ko) | 동기화 회로 | |
US5365224A (en) | Error recovery arrangement in a time division multiplex data transmission system | |
SU641435A1 (ru) | Устройство дл управлени операци ми ввода-вывода данных | |
JP2783495B2 (ja) | クロック乗せ換え回路 | |
US20020184468A1 (en) | High speed address sequencer | |
EP1050883B1 (en) | Circuits for controlling the storage of data into memory | |
SU1758864A2 (ru) | Селектор импульсов по периоду следовани | |
SU1193827A1 (ru) | Преобразователь последовательного кода в параллельный | |
JP2679471B2 (ja) | クロック切替回路 | |
CN2511048Y (zh) | 可输出具相差180度脉冲的除频装置 | |
SU1422405A1 (ru) | Троичный счетный триггер | |
US20010036244A1 (en) | Accelerated carry generation | |
JPH0652677A (ja) | Fifoメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040121 Termination date: 20110526 |