CN2511048Y - 可输出具相差180度脉冲的除频装置 - Google Patents
可输出具相差180度脉冲的除频装置 Download PDFInfo
- Publication number
- CN2511048Y CN2511048Y CN 01278716 CN01278716U CN2511048Y CN 2511048 Y CN2511048 Y CN 2511048Y CN 01278716 CN01278716 CN 01278716 CN 01278716 U CN01278716 U CN 01278716U CN 2511048 Y CN2511048 Y CN 2511048Y
- Authority
- CN
- China
- Prior art keywords
- signal
- clock pulse
- frequency
- frequency elimination
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本实用新型是揭露一种可输出具相差180度脉冲的除频装置,其输出的两个脉冲彼此可实现精准的反相关系,其主要结构包括有一除频电路,用以将时钟脉冲除频;一触发器,具至少一信号输入端及一时钟脉冲输入端,时钟脉冲输入端用以接收时钟脉冲;及一反相器,耦接该除频电路的反相输出信号并连接触发器的一信号输入端输入;除频后的反相信号经该反相器再反相后馈入触发器,经时钟脉冲触发后输出。
Description
技术领域
本实用新型是有关于一种可输出具相差180度脉冲的除频装置，尤指一种运用于时钟脉冲除频电路的信号输出，其输出的两个脉冲彼此为精准的反相关系，使除频装置的正反相输出信号的正反相边缘间无时间差。
背景技术
以目前的电路应用技术来说，有时会在一些电路的应用上需要一串等间隔的脉冲群作为取样信号，如数字转模拟电路、数据脉冲再生电路等，以产生125MHz脉冲为例，在实际设计电路时，是利用信号发生装置产生250MHz信号，再将250MHz信号通过二分除频电路形成125MHz的信号。
因此在实际应用时，若欲产生一串等间隔的10个125MHz的脉冲，基本方法可先利用锁相回路(Phase-Locked Loop，PLL)产生出250MHz的脉冲，再通过除频电路作用后得到。如此，便可得到较佳的工作周期(dutycycle)。图1为脉冲信号群的组成示意图，其中脉冲信号群S由10个125MHz的脉冲信号组成，组成方法为先从锁相回路中的电压控制振荡器(Voltage-Controlled Oscillator，VCO)取出5个同为250MHz且间隔均为0.8ns的脉冲信号，之后通过除频电路先得到5个所需的脉冲信号(125MHz，每个间隔0.8ns)，另5个脉冲信号则可由这5个脉冲信号反相而得。
其中信号的反相一般是由除频电路中的反相器输出，图2A及图2B为现有时钟脉冲除频电路示意图及输入/输出端时序示意图，其中，时钟脉冲CK通过D型触发器(Flip-Flop)20的除频作用产生信号P及其反相信号P’，但反相信号P’是由信号P接连一反相器10而得，故两信号输出时会存在一反相门延迟，如图号22所示；这样由于有信号P与其反相信号P’的相位间隔差存在，便会造成所组成的脉冲信号群S的误差，以至于无法实现等间隔(equal)的脉冲信号群S。
发明内容
本实用新型的主要目的，是提供一种可输出具有相差180度脉冲的除频装置，在同时得到源于同一数据信号的正反相输出信号时，其正反相信号无时间延迟产生。
本实用新型的次要目的，是提供一种可输出具有相差180度脉冲的除频装置，利用除频电路的正反相输出无时间延迟的效果，得到理想的脉冲信号群。
为实现上述目的，本实用新型提出一种可输出具有相差180度脉冲的除频装置，其主要结构包括：一时钟脉冲；一第一触发器，有至少一信号输入端及一时钟脉冲输入端，该时钟脉冲输入端用以接收该时钟脉冲，且该触发器的反相输出信号是反馈连接至其一信号输入端，以对该时钟脉冲进行，并输出除频后的该时钟脉冲；一反相器，连接于该第一触发器的反相输出信号所反馈至该信号输入端部分；及一第二触发器，具至少一信号输入端及一时钟脉冲输入端，该时钟脉冲输入端亦用以接收该时钟脉冲，其一信号输入端是与该反相器耦接；该第一触发器所输出反相的除频后该时钟脉冲是通过该反相器再反相后馈入该第二触发器，经该时钟脉冲触发后用以产生与该第一触发器输出的除频后该时钟脉冲相位差180度的信号。
为让本实用新型的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附附图，作详细说明如下。
附图说明
图1为脉冲信号群的组成示意图；
图2A为现有时钟脉冲除频电路示意图；
图2B为现有时钟脉冲除频电路输入/输出端时序示意图：
图3A为本实用新型一较佳实施例的电路示意图；
图3B为本实用新型的图3A中的实施例的输入/输出时序示意图；
图4A为本实用新型又一较佳实施例的电路示意图；
图4B为本实用新型的图4A中的实施例的输入/输出时序示意图。
具体实施方式
图3A及图3B为本实用新型一较佳实施例的电路示意图及其输入/输出时序示意图；如图所示，时钟脉冲clock同时输入一第一D型触发器32及一第二D型触发器34，其中该除频电路30是为利用第一D型触发器实施，该第一D型触发器32具有一信号输入端D1及一时钟脉冲输入端CK，且具一信号输出端Q1及其另一信号输出端
，而该第二D型触发器34则具有一信号输入端D2及一时钟脉冲输入端CK，亦具一信号输出端Q2；其中该第一触发器32的输出端
是反馈连接至第一D型触发器32的信号输入端D1，而第一D型触发器32与第二D型触发器34间耦接一反相器36，为连接至第二D型触发器34的信号输入端D2；如第一D型触发器32的信号输出端Q1起始逻辑值为1，则此时其另一信号输出端
，为经过一反相门延迟输出逻辑值为0的信号，如图号a所示，该信号反馈至第一D型触发器32的信号输入端D1，同时亦经过反相器36至第二D型触发器34的信号输入端D2，此时亦会经另一反相门的延迟，如图号2a所示，而第二D型触发器34的信号输出端Q2则输出为逻辑值为0的信号；然，当下一个时钟脉冲CK触发时，该第一D型触发器32的信号输出端Q1逻辑值即变为0，而此时其另一信号输出端
，为经过一反相门延迟输出逻辑值为1的信号，该信号反馈至第一D型触发器32的信号输入端D1，同时亦经过反相器36至第二D型触发器34的信号输入端D2，此时亦会经另一反相门的延迟，而第二D型触发器34的信号输出端Q2则输出为逻辑值为1的信号。如此，如图3B所示，由于两D型触发器是为构造相同，故重复动作即可获得两相位差180度的正反相除频时钟脉冲信号，以实现理想的脉冲信号群组成。
图4A及图4B为本实用新型又一较佳实施例的电路示意图及其输入/输出时序示意图；如图所示，其第三D型触发器42用于实现除频作用，如图3A中的第一D型触发器32，即为一除频电路40，该第三D型触发器42亦具有一信号输入端D3及一时钟脉冲输入端CK，且具一信号输出端Q3及其另一信号输出端
；其该输出端
反馈连接至第三D型触发器42的信号输入端D3，而第三D型触发器42与第四D型触发器44相连接，为连接至第四D型触发器44的信号输入端D4；其操作模式亦如上所述，即如以第三D型触发器42的信号输出端Q3及信号输出端
其起始逻辑值分别为0及1为例，则当一时钟脉冲信号输入两触发器时，该第三D型触发器42输出端Q3便输出除频后的正相时钟脉冲信号，而该第四D型触发器44的输出端Q4则由起始逻辑值0输出为除频后的反相信号直至下一次时钟脉冲触发，该第三D型触发器42的输出端Q3即输出除频后的反相时钟脉冲信号，而此时第四D型触发器44的输出端Q4便输出正相时钟脉冲信号。如此，由于两D型触发器是为构造相同，故重复动作即可获得两相位差180度的正反相除频时钟脉冲信号，以实现理想的脉冲信号群组成。
综上所述，本实用新型是提出一种可输出具相差180度脉冲的除频装置，其主要结构是包括有一时钟脉冲；一第一触发器，具至少一信号输入端及一时钟脉冲输入端，该时钟脉冲输入端用以接收该时钟脉冲，且该触发器的反相输出信号是反馈连接至其一信号输入端，以产生除频作用于该时钟脉冲，立输出除频后的该时钟脉冲；一反相器，连接于该第一触发器的反相输出信号所反馈至该信号输入端部分；及一第二触发器，具至少一信号输入端及一时钟脉冲输入端，该时钟脉冲输入端亦用以接收该时钟脉冲，其一信号输入端是与该反相器耦接；该第一触发器所输出反相的除频后该时钟脉冲是通过该反相器再反相后馈入该第二触发器，经该时钟脉冲触发后用以产生与该第一触发器输出的除频后该时钟脉冲相位差180度的信号。
虽然本实用新型己以一较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟悉此技术者，在不脱离本实用新型的精神和范围内，当可作各种的更动与润饰，因此本实用新型的保护范围当视后附的权利要求范围所界定者为准。
Claims (9)
1.一种可输出具有相差180度脉冲的除频装置，其特征在于其主要结构包括：
一时钟脉冲；
一除频电路，是用以将该时钟脉冲除频，并产生一第一除频信号及一第二除频信号；及
一反相装置，亦接收该时钟脉冲并耦接该除频电路，为用以反相该第二除频信号，并输出一第三除频信号，且该第三除频信号是与该第一除频信号精确地相位差180度。
2.如权利要求1所述的除频装置，其特征在于所述的除频电路产生的该第二除频信号是与该第一除频信号间隔一特定相位差。
3.如权利要求1所述的除频装置，其特征在于所述的除频电路是利用一第一触发器实现的，该第一触发器有至少一信号输入端及一时钟脉冲输入端，且其该第二除频信号反馈连接至其一信号输入端，以对该时钟脉冲进行除频。
4.如权利要求3所述的除频装置，其特征在于所述的第一触发器可为D型触发器、T型触发器、RS触发器及JK触发器其中之一。
5.如权利要求1所述的除频装置，其特征在于所述的反相装置包括：
一第二触发器，有至少一信号输入端及一时钟脉冲输入端，该时钟脉冲输入端亦用以接收该时钟脉冲；及
一反相器，耦接该除频电路的反相输出信号并连接该第二触发器的一信号输入端输入；
该除频电路的第二除频信号经该反相器反相后馈入该第二触发器，经时钟脉冲触发后输出。
6.如权利要求5所述的除频装置，其特征在于所述的第二触发器与该第一触发器相同。
7.一种可输出具有相差180度脉冲的除频装置，其特征在于其主要结构包括：
一时钟脉冲；
一除频电路，是用以将该时钟脉冲除频，并产生一第一除频信号及一第二除频信号；及
一触发器，有至少一信号输入端及一时钟脉冲输入端，该信号输入端耦接该除频电路产生的该第一除频信号，而该时钟脉冲输入端用以接收该时钟脉冲；
该第一除频信号经该触发器后，输出一第三除频信号，该第三除频信号与该第一除频信号精确地相差180度相位。
8.如权利要求7所述的除频装置，其特征在于所述的除频电路产生的该第二除频信号是与该第一除频信号间隔一特定相位差。
9.一种可输出具有相差180度脉冲的除频装置，其特征在于其主要结构包括：
一时钟脉冲；
一第一触发器，有至少一信号输入端及一时钟脉冲输入端，该信号输入端耦接该除频电路产生的该第一除频信号，该时钟脉冲输入端用以接收该时钟脉冲，而该第一触发器产生一正相输出信号及一反相输出信号，且该反相输出信号反馈连接至所述的一信号输入端；
一反相器，连接于所述的第一触发器的反相输出信号；及
一第二触发器，有至少一信号输入端及一时钟脉冲输入端，该时钟脉冲输入端亦用以接收该时钟脉冲，所述的信号输入端是与该反相器耦接的；
该第一触发器所输出该反相输出信号经该反相器再反相后馈入该第二触发器，经该时钟脉冲触发后用以产生与该正相输出信号相差180度相位的信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01278716 CN2511048Y (zh) | 2001-12-17 | 2001-12-17 | 可输出具相差180度脉冲的除频装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01278716 CN2511048Y (zh) | 2001-12-17 | 2001-12-17 | 可输出具相差180度脉冲的除频装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2511048Y true CN2511048Y (zh) | 2002-09-11 |
Family
ID=33682152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01278716 Expired - Lifetime CN2511048Y (zh) | 2001-12-17 | 2001-12-17 | 可输出具相差180度脉冲的除频装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2511048Y (zh) |
-
2001
- 2001-12-17 CN CN 01278716 patent/CN2511048Y/zh not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4600895A (en) | Precision phase synchronization of free-running oscillator output signal to reference signal | |
| CA1176714A (en) | Clock synchronization system | |
| US7034584B2 (en) | Apparatus for frequency dividing a master clock signal by a non-integer | |
| US5390223A (en) | Divider circuit structure | |
| CN105656456A (zh) | 一种高速高精度数字脉冲发生电路及脉冲发生方法 | |
| JPH0439690B2 (zh) | ||
| EP0131233B1 (en) | High-speed programmable timing generator | |
| US6389095B1 (en) | Divide-by-three circuit | |
| US4703495A (en) | High speed frequency divide-by-5 circuit | |
| CN1126395A (zh) | 数控振荡器 | |
| CN102790605B (zh) | 异步信号同步器 | |
| CN101084625A (zh) | 具有数字到频率转换器和/或脉冲频率调制器的微控制器 | |
| US4649438A (en) | Phase locked signal generator | |
| CN2511048Y (zh) | 可输出具相差180度脉冲的除频装置 | |
| US3840815A (en) | Programmable pulse width generator | |
| CN108039883A (zh) | 一种锁相环输出时钟信号稳定度的检测方法及设备 | |
| US4821295A (en) | Two-stage synchronizer | |
| CN1033548C (zh) | 锁相环中用于备用恢复的方法和装置 | |
| US6108393A (en) | Enhanced prescaler phase interface | |
| CN1117606A (zh) | 在微处理器中产生时钟的装置和方法 | |
| CN1287526C (zh) | Pll电路和降pll电路噪声的装置 | |
| US4034302A (en) | Smooth sequence generator for fractional division purposes | |
| US6928574B1 (en) | System and method for transferring data from a lower frequency clock domain to a higher frequency clock domain | |
| US6667638B1 (en) | Apparatus and method for a frequency divider with an asynchronous slip | |
| US20020135400A1 (en) | Digital frequency comparator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20111217 Granted publication date: 20020911 |