KR950009449A - I/o 서브시스템 및 i/o 서브시스템에서의 배타적 제어, 데이타 기억, 메모리 초기화 방법 - Google Patents

I/o 서브시스템 및 i/o 서브시스템에서의 배타적 제어, 데이타 기억, 메모리 초기화 방법 Download PDF

Info

Publication number
KR950009449A
KR950009449A KR1019940015267A KR19940015267A KR950009449A KR 950009449 A KR950009449 A KR 950009449A KR 1019940015267 A KR1019940015267 A KR 1019940015267A KR 19940015267 A KR19940015267 A KR 19940015267A KR 950009449 A KR950009449 A KR 950009449A
Authority
KR
South Korea
Prior art keywords
data
logical path
host
path number
interface
Prior art date
Application number
KR1019940015267A
Other languages
English (en)
Other versions
KR970000840B1 (ko
Inventor
소이찌로 나가사와
시게오 곤노
도시아끼 가끼미
Original Assignee
세끼사와 다까시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 다까시, 후지쓰 가부시끼가이샤 filed Critical 세끼사와 다까시
Publication of KR950009449A publication Critical patent/KR950009449A/ko
Application granted granted Critical
Publication of KR970000840B1 publication Critical patent/KR970000840B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

배타적 제어 테이블로 제공되고 I/O디바이스가 어떤 다른 호스트 인터페이스에 의해 사용되지 않을때 호스트 인터페이스에 I/O디바이스의 사용을 허가하고 또 다른 호스트 인터페이스 I/O디바이스를 사용할때 사용을 금지하는 배타적 제어기를 갖는 I/O 서브시스템에서의 배타적 제어방법이 개시되어 있다.
상기 방법은 입/출력 인터페이스부의 각각의 호스트 인터페이스의 각각에 논리 경로 번호를 할당하고, I/O디바이스의 사용요구가 소정의 논리 경로 번호를 할당하는 호스트 인터페이스로 부터 입력될 때 배타적 제어 테이블을 참조하여 I/O디바이스가 또 다른 호스트 인터페이스에 의해 사용되는지 여부를 판정하고, I/O디바이스가 사용중이지 않을 때 액세스 요구를 갖는 호스트 인터페이스에 I/O디바이스의 사용을 허가하고 할당된 논리 경로번호와 대응하여 I/O 디바이스가 배타적 제어 테이블에 “사용중”임을 나타내는 플래그를 설정하며, 상기 플래그를 I/O디바이스의 사용이 종결될때 I/O디바이스가 “미사용중”임을 나타내는 플래그로 변환시키는 단계로 구성된다.

Description

I/O서브시스템 및 I/O서브시스템에서의 배타적 제어, 데이타 기억, 메모리 초기화 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제9도는 본 발명의 첫번째 개략 설명도.

Claims (24)

  1. 호스트 장치의 단일 또는 다수의 호스트 인터페이스를 각각 갖는 다수의 입/출력 인터페이스부, 상기 다수의 호스트 인터페이스에 의해 공통으로 사용된 I/O디바이스, 및 배타적 제어 테이블로 제공되고 상기 I/O디바이스가 어느 다른 호스트 인터페이스에 의해 사용되지 않을때 호스트 인터페이스에 상기 I/O디바이스를 사용할때 사용을 금지하는 배타적 제어기를 갖는 I/O서브시스템에서의 배타적 제어방법에 있어서, 상기 입/출력 인터페이스부의 각각의 상기 호스트 인터페이스의 각각에 논리 경로 번호를 할당하고, 배타적 제어 테이블내에 논리 경로 번호와 대응하여 I/O디바이스의 사용상태를 관리하고, 상기 I/O디바이스의 사용요구가 소정의 논리 경로 번호를 할당하는 호스트 인터페이스로 부터 입력될 때 상기 배타적 제어 테이블을 참조하여 I/O디바이스가 또 다른 호스트 인터페이스에 의해 사용되는지 여부를 판정하고, 상기 I/O디바이스가 사용중이지 않을때 액세스 요구를 갖는 상기 호스트 인터페이스에 상기 I/O디바이스의 사용을 허가하고, 할당된 논리 경로 번호와 대응하여 상기 I/O디바이스가 상기 배타적 제어 테이블에 “사용중”임을 나타내는 플래그를 설정하며, 상기 I/O디바이스의 사용이 종결될 때 상기 플래그를 상기 I/O디바이스가 “미사용중”임을 나타내는 플래그를 변환시키는 단계로 구성되는 I/O서브시스템에서의 배타적 제어방법.
  2. 제1항에 있어서, 논리 인터페이스가 상기 다수의 인터페이스부 중 하나에 물리적으로 제공되는 물리 인터페이스상에 정의될때 상기 호스트 인터페이스로서 논리 인터페이스의 각각에 논리 경로 번호를 할당하는 단계로 더 구성되는 방법.
  3. 제1항에 있어서, 다수의 I/O기계 번호의 단일의 I/O디바이스에 제공하고, 1개의 호스트 장치상의 동작시스템이 상기 I/O기계 번호의 각각을 사용하여 상기 물리 인터페이스를 거쳐 상기 I/O장치에 액세스가 가능할 때 상기 다수의 입/출력 인터페이스부중 하나에 물리적으로 제공되는 물리 인터페이스에 I/O기계 번호의 수와 동일한 수의 호스트 인터페이스를 정의하며, 논리 경로 번호를 상기 호스트 인터페이스의 각각에 할당하는 단계로 더 구성되는 방법.
  4. 제1항에 있어서, 상기 배타적 제어기내에 논리 경로 제어 테이블을 제공하고, 전원 스위치가 ON되거나 상기 호스트 인터페이스가 정의될때 상기 호스트 인터페이스의 각각에 논리 경로 번호를 할당하도록 상기 입/출력 인터페이스부중 하나로 부터 상기 배타적 제어기를 요구하고, 논리 경로 번호의 할당요구에 응하여 상기 호스트 인터페이스의 각각에 미사용중 논리 경로 번호를 동적으로 할당하여 입/출력 인터페이스부의 식별 정보와 호스트 인터페이스의 식별 정보와 대응하여 상기 논리 경로 테이블내에 할당된 논리 경로 번호를 등록하며, 논리 경로 번호가 할당되는 호스트 인터페이스에 대하여 배타적 제어를 행하는 단계로 더 구성되는 방법.
  5. 제4항에 있어서, 상기 호스트 인터페이스의 각각에 대응하여 상기 입/출력 인터페이스의 각각에 상기 배타 제어기에 의해 할당된 논리 경로 번호를 기억하고, 호스트 장치가 소정의 호스트 인터페이스를 통하여 I/O디바이스에 액세스 요구를 입력할 때 소정의 호스트 인터페이스에 대응하는 논리 경로 번호를 얻으며, 상기 논리 경로 번호가 부착된 I/O디바이스를 사용하는 허용 요구 커멘드를 상기 배타적 제어기에 입력하는 단계로 더 구성되는 방법.
  6. 제4항에 있어서, 상기 호스트 인터페이스가 새롭게 추가될때 호스트 인터페이스에 논리 경로 번호를 할당하거나 상기 호스트 인터페이스가 제거될 때 호스트 인터페이스의 논리 경로 번호를 제거하도록 상기 입/출력 인터페이스부 중 하나로부터 상기 배타적 제어기를 요구하며, 추가되는 상기 호스트 인터페이스에 논리 경로 번호를 할당하며 상기 배타적 제어기에 의해 상기 논리 제어경로 테이블로내에 상기 논리 경로 번호를 등록 하거나 상기 배타적 제어기에 의해 상기 논리 경로 제어 테이블로부터 제거된 상기 호스트 인터페이스의 상기 논리 경로 번호를 제거하는 단계로 더 구성되는 방법.
  7. 제4항에 있어서, 정전시에도 내용을 분실하지 않는 비휘발성 기억수단내에 상기 논리 경로 제어 테이블을 기억하고, 상기 기억수단에 기억된 상기 논리 제어 테이블에 근거하여 논리 경로 번호를 할당하거나 논리 경로 번호를 동적으로 할당하는지를 지시하는 지시수단을 제공하며, 상기 지시수단의 지시하에 논리 경로 번호를 할당하는 단계로 더 구성되는 방법.
  8. 다수의 반도체 메모리 칩으로 이루어진 반도체 메모리 모듈, 반도체 메모리 모듈에 데이타의 기록과 판독 동작을 제어하는 메모리 인터페이스 어댑터, 호스트 장치와 상기 메모리 인터페이스 어댑터 사이에 데이타의 입력 및 출력동작을 제어하는 채널 어댑터, 및 상기 반도체 메모리 모듈의 액세스에 대하여 배타적 제어를 행하는 배타적 제어기로 구성되는 I/O서브시스템에서의 데이타 기억방법에 있어서, 상기 채널 어댑터에 의해 데이타를 압축하여 압축된 데이타를 상기 반도체 메모리 모듈내에 기록하고, 상기 반도체 메모리 모듈로부터 상기 압축데이타를 판독하여 복원하며, 복원데이타와 압축전의 데이타를 비교하여 상기 반도체 메모리 모듈내에 기록된 상기 압축데이타를 검증하는 단계로 구성되는 I/O서브시스템에서의 데이타 기억방법.
  9. 제8항에 있어서, 대용량을 갖는 데이타 버퍼와 데이타 압축메카니즘을 상기 채널 어댑터내에 제공하고, 상기 데이타 압축 메타니즘에 의해 상기 데이타 버퍼내에 기억된 입력데이타를 압축하여 압축데이타를 상기 반도체 메모리 모듈내에 기록하는 단계로 더 구성되는 방법.
  10. 제9항에 있어서, 상기 압축 데이타를 상기 반도체 메모리 모듈내에 기록한 후에 상기 데이타 버퍼에 기억된 압축전의 상기 데이타를 여분의 반도체 메모리 모듈내에 기록하며, 상기 데이타와 상기 압축데이타를 비교하도록 상기 여분의 반도체 메모리 모듈로부터 압축전의 상기 데이타를 판독하는 단계로 더 구성되는 방법.
  11. 제10항에 있어서, 데이타 비교의 결과로 이상성이 검출될 때 상기 여분의 반도체 메모리 모듈로부터 판독된 상기 데이타를 상기 반도체 메모리 모듈내에 압축하여 기록하고, 상기 반도체 메모리 모듈내에 기록된 압축 데이타를 판독하여 복원하며, 복원데이타와 압축전의 상기 데이타를 비교하여 상기 반도체를 비교하여 상기 반도체 메모리 모듈내에 기록된 상기 압축 데이타를 검증하는 단계로 더 구성되는 방법.
  12. 제8항에 있어서, 데이타 압축기 상기 반도체 메모리 모듈에 액세스 요구에 응하여 상기 배타적 제어기로부터 “통화중”을 나타내는 신호를 공급하는 단계로 더 구성되는 방법.
  13. 제8항에 있어서, 상기 I/O서브시스템이 자기 디스크 장치를 에뮬레이트하여 제조된 반도체 디스크 장치인 방법.
  14. 제13항에 있어서, 상기 자기 디스크 장치의 트랙에 대응하는 상기 트랙필드의 헤드에서 트랙필드에 기억될 레코드의 제어정보를 포함하는 디렉토리를 기록하여 상기 디렉토리후에 레코드를 기록하고, 상기 레코드에서의 데이타의 압축 여부를 나타내는 각 레코드에 플래그를 추가하며, 디렉토리 논리 어드레스 정보, 물리 메모리 어드레스 정보, 데이타가 비교대상인 것을 나타내는 압축 플래그, 및 상기 트랙필드의 데이타를 변화시키거나 기록할때의 최종날짜를 추가하는 단계로 더 구성되는 방법.
  15. 제14항에 있어서, 백업 디스크 장치와 싱가 백업 디스크 장치에 데이타의 입력 및 출력동작을 제어하는 백업 어댑터를 제공하고, 상기 반도체 메모리 모듈에 기억된 데이타를 상기 디스크 장치내에 백업시키고, 상기 반도체 메모리 모듈에 기억된 상기 데이타를 상기 백업 디스크 장치에 백업시킬때의 백업 완료날짜를 기억하고, 상기 반도체 메모리에 기억된 상기 데이타를 다시 백업시킬때의 상기 백업 완료날짜와 상기 디렉토리에 포함된 상기 백업 날짜를 비교하며, 상기 백업 디스크 장치내에 상기 백업 완결날짜보다 최근이 날짜를 백업시키는 반면에, 상기 백업 완료 날짜보다 오래된 날짜를 백업시키지 않는 단계로 더 구성되는 방법.
  16. 제8항에 있어서, 백업 디스크 장치와 상기 백업 디스크 장치에 데이타의 입력 및 출력동작을 제어하는 백업 어댑터를 제공하고, 상기 압축 데이타의 크기가 상기 비압축 데이타의 크기보다 크기 때문에 상기 반도체 메모리 모듈내에 상기 압축 데이타의 기록동작시에 상기 반도체 메모리 모듈이 충만될때에 상기 백업 디스크 장치내에 비압축 데이타를 기억하며, 상기 반도체 메모리 모듈내에 상기 백업 디스크 장치로부터 상기 비압축 데이타를 잇달아 기록하는 단계로 더 구성되는 방법.
  17. 지정된 컬럼 어드레스와 지정된 로우 어드레스와의 결합에 다라 액세스되고 각 로우에 대해 리프레쉬되는 휘발성 메모리를 초기화하는 메모리 초기설정 방법에 있어서, 상기 휘발성 메모리를 초기화하도록 일정한 값1에서 고정된 컬럼 어드레스의 상승순서로 로우 어드레스를 연속적으로 생성하면서 1번째 컬럼상에 모든 메모리 셀에 초기설정 데이타를 기록하며, 상기 컬럼 어드레스를 하나씩 직렬로 진행시키면서 다음의 컬럼상에 동일한 방식으로 상기 초기설정 데이타의 기록 단계를 반복하는 단계로 구성되는 메모리 초기설정 방법.
  18. 제17항에 있어서, 감지증폭기를 제공하고, 초기설정 데이타가 I번째 컬럼과 j번째 로우상에 기록될 때 j번째 로우상에 모든 메모리 셀의 내용을 판독하여 감지 증폭기에 내용을 입력하며, 상기 초기 설정 데이타에 의해 컬럼 어드레스i로 지정된 셀의 내용을 갱신하고 감지증폭기에 의해 상기 j번째 로우상에의 셀에 갱신데이타를 기록하여 각 로우에 대한 메모리 리프레쉬먼트와 동시에 데이타 기록을 행하는 방법으로 더 구성되는 방법.
  19. 지정된 컬럼 어드레스와 지정된 로우 어드레스와의 결합에 다라 액세스되고 각 로우에 대해 리프레쉬되는 휘발성 메모리를 초기화하는 메모리 초기설정 방법에 있어서, 상기 컬럼 어드레스와 로우컬럼 어드레스로 컬럼 어드레스를 분할하고, 고정된 상부 컬럼 어드레스와 로우 어드레스의 상승순서로 상기 하부 컬럼 어드레스를 연속적으로 생성시키면서 메모리 셀에 초기설정 데이타를 기록하고, 상기 로우 어드레스를 하나씩 직렬로 진행시키면서 동일한 방식으로 초기설정 데이타를 기록하며, 모든 로우상에 상기 데이타 기록 동작의 완료후에 상기 상부 컬럼 어드레스를 하나씩 직렬로 진행시키면서 데이타 기록 동작을 반복하는 단계로 구성되는 메모리 초기설정 방법.
  20. 지정된 컬럼 어드레스와 지정된 로우 어드레스와의 완결에 따라 액세스 되고 각 로우에 대해 리프레쉬되는 휘발성 메모리를 초기화하는 메모리 초기설정 방법에 있어서, 휘발성 메모리가 다수의 블록으로 구성될때 상부 컬럼 어드레스와 하부 컬럼 어드레스로 컬럼 어드레스를 분할하고, 고정된 상기 상부 컬럼 어드레스와 하부 어드레스의 상승순서로 상기 하부 컬럼 어드레스를 연속적으로 생성시키면서 모든 블럭내의 메모리셀에 초기설정 데이타를 기록하고, 상기 로우 어드레스를 하나씩 직렬로 진행시키면서 모든 블럭내에 데이타 기록 동작을 반복하고, 상기 초기설정 데이타 어드레스를 하나씩 직렬로 진행시키면서 모든 블럭내에 데이타 기록 동작을 반복하고, 상기 초기 설정 데이타 기록동작이 모든 로우상의 모든 블럭에서 종결된후에 상기 상부 컬럼 어드레스를 하나씩 직렬로 진행시키면서 모든 블럭에 상기 데이타 기록 동작을 반복하는 단계로 구성되는 메모리 초기설정 방법.
  21. 호스트 장치에 단일 또는 다수의 호스트 인터페이스를 각각 갖는 다수의 채널 어댑터, 상기 다수의 호스트 인터페이스에 의해 공통으로 사용되는 I/O디바이스, I/O디바이스에 인터페이스로서 사용되는 디바이스 어댑터 및 상기 I/O서브시스템의 자원을 전체로서 관리하는 자원 관리부로 구성되며, 상기 자원관리부는 상기 채널 어댑터의 각각의 상기 호스트 인터페이스의 각각에 논리 경로 번호를 할당하는 논리 경로 번호 할당수단, 논리 경로 번호와 대응하여 상기 호스트 인터페이스의 각각에 의해 상기 I/O디바이스의 사용 상태를 기억하는 배타적 제어 테이블, 상기 I/O디바이스의 사용 요구가 소정의 논리 경로를 할당하는 호스트 인터페이스로 부터 입려괼때 상ㅇ기 배타적 제어 테이블을 참조하여 I/O디바이스가 다를 호스트 인터페이스에 의해 사용되는지 여부를 판정하고 상기 I/O디바이스가 어느 다른 호스트 인터페이스에 의해 사용되지 않을 때 상기 호스트 인터페이스에 상기 I/O디바이스의 사용을 허가하고 다른 호스트 인터페이스가 상기 I/O디바이스를 사용할 때 사용을 금지하는 배타적 제어기, 및 상기 I/O디바이스가 할당된 논리 경로 번호와 대응하여 상기 배타적 제어 테이블내에 “사용중”임을 나타내는 플래그를 설정하고 상기 I/O디바이스가 종결될 때 상기 플래그를 상기 I/O디바이스가 “미사용중”임을 나타내는 플래그를 변화시키는 테이블 제어기를 포함하는 T/O 서브 시스템.
  22. 제21항에 있어서, 상기 자원 자원관리부가 논리 경로 번호를 할당하는 호스트 인터페이스와 대응하여 논리 경로 번호를 기억하는 논리 경로 제어 테이블을 포함하고 상기 논리 경로 할당수단이 상기 논리 경로 제어 테이블을 참조하여 상기 호스트 인터페이스의 각각에 논리 경로 번호를 할당하는 I/O 서브 시스템.
  23. 호스트 장치 사이에 단일 또는 다수의 호스트 인터페이스를 각각 갖는 다수의 채널 어댑터, 상기 다수의 호스트 인터페이스에 의해 공통으로 사용되는 다수의 I/O디바이스, I/O디바이스사이에 인터페이스로서 사용되는 다수의 디바이스 어댑터 및 상기 I/O서브 시스템의 자원을 전체로서 관리하는 자원관리부를 포함하는 I/O서브 시스템에 있어서, 상기 I/O디바이스로서 다수의 반도체 메모리 칩으로 구성된 반도체 메모리 모듈, 반도체 메모리 모듈에 데이타의 기록 및 판독동작을 제어하고 디바이스 어댑터로서 제공되는 메모리 인터페이스 어댑터, 데이타를 압축하여 복원하는 데이타 압축/복원 메니즘, 상기 반도체 모듈내에 기록된 압축데이타를 판독하여 복원하고 복원 데이타의 압축전의 데이타를 비교하여 상기 압축데이타를 검증하는 검증수단으로 구성된 I/O서브 시스템.
  24. 호스트 장치 사이에 단일 또는 다수의 호스트 인터페이스를 각각 갖는 다수의 채널 어댑터, 상기 다수의 호스트 인터페이스에 의해 공통으로 사용되는 다수의 I/O디바이스, I/O디바이스사이에 인터페이스로서 사용되는 다수의 디바이스 어댑터 및 상기 I/O서브 시스템의 자원을 전체로서 관리하는 자원 관리부를 포함하는 I/O서브 시스템에 있어서, 반도체 메모리 모듈에 데이타의 기록 및 판독 동작을 제어하고 디바이스 어댑터로서 제공되는 메모리 인터페이스 어댑터, 및 고정된 컬럼 어드레스의 상승순서로 로우 어드레스를 일정한 값i로 연속적으로 생성시키면서 초기설정 데이타를 기록하고 상기 컬럼 어드레스를 하나씩 직렬로 진행시키면서 다음의 컬럼상에 동일한 방식으로 상기 초기설정 데이타의 기록 단계를 반복하는 메모리 초기설정 수단으로 구성되는 I/O서브 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940015267A 1993-09-20 1994-06-29 I/o 서브시스템 및 i/o 서브시스템에서의 배타적 제어, 데이타 기억, 메모리 초기화 방법 KR970000840B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-232677 1993-09-20
JP5232677A JP2972501B2 (ja) 1993-09-20 1993-09-20 Ｉ／ｏサブシステム及びｉ／ｏサブシステムにおける排他制御方法

Publications (2)

Publication Number Publication Date
KR950009449A true KR950009449A (ko) 1995-04-24
KR970000840B1 KR970000840B1 (ko) 1997-01-20

Family

ID=16943067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015267A KR970000840B1 (ko) 1993-09-20 1994-06-29 I/o 서브시스템 및 i/o 서브시스템에서의 배타적 제어, 데이타 기억, 메모리 초기화 방법

Country Status (4)

Country Link
US (3) US5694619A (ko)
JP (1) JP2972501B2 (ko)
KR (1) KR970000840B1 (ko)
DE (1) DE4423949A1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915129A (en) * 1994-06-27 1999-06-22 Microsoft Corporation Method and system for storing uncompressed data in a memory cache that is destined for a compressed file system
US6078942A (en) * 1996-04-25 2000-06-20 Microsoft Corporation Resource management for multimedia devices in a computer
US6700890B1 (en) * 1997-12-22 2004-03-02 Cisco Technology, Inc. Method and apparatus for configuring permanent virtual connection (PVC) information stored on network devices in an ATM network logically configured with subnetworks
US6810040B1 (en) 1997-12-22 2004-10-26 Cisco Technology, Inc. Method and apparatus for configuring network devices
US6624761B2 (en) 1998-12-11 2003-09-23 Realtime Data, Llc Content independent data compression method and system
US6604158B1 (en) 1999-03-11 2003-08-05 Realtime Data, Llc System and methods for accelerated data storage and retrieval
US6601104B1 (en) 1999-03-11 2003-07-29 Realtime Data Llc System and methods for accelerated data storage and retrieval
CA2299550A1 (en) * 1999-03-31 2000-09-30 International Business Machines Corporation Dynamic i/o allocation in a partitioned computer system
WO2001001262A1 (fr) * 1999-06-24 2001-01-04 Fujitsu Limited Controleur de peripherique et systeme d'entree/sortie
US20010047473A1 (en) 2000-02-03 2001-11-29 Realtime Data, Llc Systems and methods for computer initialization
US20010033243A1 (en) * 2000-03-15 2001-10-25 Harris Glen Mclean Online remote control configuration system
US6741978B1 (en) * 2000-04-12 2004-05-25 Intel Corporation Accessing file data stored in non-volatile re-programmable semiconductor memories
US7417568B2 (en) 2000-10-03 2008-08-26 Realtime Data Llc System and method for data feed acceleration and encryption
US9143546B2 (en) 2000-10-03 2015-09-22 Realtime Data Llc System and method for data feed acceleration and encryption
US8692695B2 (en) 2000-10-03 2014-04-08 Realtime Data, Llc Methods for encoding and decoding data
US7386046B2 (en) 2001-02-13 2008-06-10 Realtime Data Llc Bandwidth sensitive data compression and decompression
JP4039821B2 (ja) 2001-05-09 2008-01-30 株式会社日立製作所 ディスク制御装置を用いた計算機システムおよびその運用サービス
US7693970B2 (en) * 2001-06-14 2010-04-06 Savvis Communications Corporation Secured shared storage architecture
US7734781B2 (en) * 2001-07-09 2010-06-08 Savvis Communications Corporation Methods and systems for shared storage virtualization
JP3900467B2 (ja) * 2001-11-05 2007-04-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 外部記憶装置、外部記憶装置制御方法、プログラム、及び記録媒体
JP4107083B2 (ja) * 2002-12-27 2008-06-25 株式会社日立製作所 高可用ディスク制御装置とその障害処理方法及び高可用ディスクサブシステム
JP2005011110A (ja) * 2003-06-19 2005-01-13 Hitachi Ltd 情報処理装置、情報処理装置の制御方法、プログラム、及び情報処理システム
JP4817836B2 (ja) * 2004-12-27 2011-11-16 株式会社東芝 カードおよびホスト機器
JP2006252239A (ja) * 2005-03-11 2006-09-21 Fujitsu Ltd ファイル制御装置
US7333430B2 (en) * 2005-07-06 2008-02-19 Fortinet, Inc. Systems and methods for passing network traffic data
JP2007310656A (ja) * 2006-05-18 2007-11-29 Hitachi Ltd 計算機システム及び論理パス差分検出方法
US7702893B1 (en) 2006-09-22 2010-04-20 Altera Corporation Integrated circuits with configurable initialization data memory addresses
US8392610B2 (en) 2008-01-30 2013-03-05 International Business Machines Corporation Method, apparatus and system to dynamically manage logical path resources
US8909827B2 (en) * 2008-01-30 2014-12-09 International Business Machines Corporation Method to allow a host to replace logical path resources it owns
US8843449B2 (en) 2009-06-16 2014-09-23 Bmc Software, Inc. Unobtrusive copies of actively used compressed indices
US8495423B2 (en) * 2009-08-11 2013-07-23 International Business Machines Corporation Flash-based memory system with robust backup and restart features and removable modules
JP5574993B2 (ja) * 2011-01-13 2014-08-20 三菱電機株式会社 制御用計算機および情報処理システムおよび制御方法およびプログラム
US10929040B1 (en) * 2011-09-28 2021-02-23 EMC IP Holding Company LLC RAID 1—half compressed data storage
WO2013125012A1 (ja) 2012-02-23 2013-08-29 三菱電機株式会社 計算機、アクセス管理方法およびアクセス管理プログラム
US9606870B1 (en) * 2014-03-31 2017-03-28 EMC IP Holding Company LLC Data reduction techniques in a flash-based key/value cluster storage
US10025843B1 (en) 2014-09-24 2018-07-17 EMC IP Holding Company LLC Adjusting consistency groups during asynchronous replication
GB2539445A (en) 2015-06-16 2016-12-21 Nordic Semiconductor Asa Data processing
US9805802B2 (en) 2015-09-14 2017-10-31 Samsung Electronics Co., Ltd. Memory device, memory module, and memory system
US10152527B1 (en) 2015-12-28 2018-12-11 EMC IP Holding Company LLC Increment resynchronization in hash-based replication
US10691354B1 (en) 2018-01-31 2020-06-23 EMC IP Holding Company LLC Method and system of disk access pattern selection for content based storage RAID system

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2715889C2 (de) * 1977-04-09 1983-01-20 Ibm Deutschland Gmbh, 7000 Stuttgart Steuerschaltung für einen Metallpapierdrucker-Schreibkopf
JPS5734233A (en) * 1980-08-07 1982-02-24 Fujitsu Ltd Exclusive control for data output system
JPS5760588A (en) * 1980-09-26 1982-04-12 Toshiba Corp Memory controller
US4423480A (en) * 1981-03-06 1983-12-27 International Business Machines Corporation Buffered peripheral system with priority queue and preparation for signal transfer in overlapped operations
JPS5827240A (ja) * 1981-08-10 1983-02-17 Nippon Telegr & Teleph Corp <Ntt> フアイル記憶方式
JPS5827255A (ja) * 1981-08-12 1983-02-17 Hitachi Ltd 複数電子計算機間共用フアイルの制御方式
US4604709A (en) * 1983-02-14 1986-08-05 International Business Machines Corp. Channel communicator
JPS6336461A (ja) * 1986-07-31 1988-02-17 Pfu Ltd 汎用チャネル制御方式
JPH0210988A (ja) * 1988-06-28 1990-01-16 Matsushita Electric Ind Co Ltd テレビジョン受信機
JPH0250389A (ja) * 1988-08-12 1990-02-20 Oki Electric Ind Co Ltd 記憶制御装置
JPH02213966A (ja) * 1989-02-14 1990-08-27 Nec Corp データセーブリストア方式
JPH0390942A (ja) * 1989-09-01 1991-04-16 Oki Electric Ind Co Ltd 主記憶装置の制御方式
AU650242B2 (en) * 1989-11-28 1994-06-16 International Business Machines Corporation Methods and apparatus for dynamically managing input/output (I/O) connectivity
US5247638A (en) * 1990-06-18 1993-09-21 Storage Technology Corporation Apparatus for compressing data in a dynamically mapped virtual data storage subsystem
US5167034A (en) * 1990-06-18 1992-11-24 International Business Machines Corporation Data integrity for compaction devices
US5291391A (en) * 1992-03-20 1994-03-01 Cincinnati Milacron Inc. Fast programmable scan logic controller method and apparatus
JP2566728B2 (ja) * 1992-10-30 1996-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 論理径路スケジューリング装置及び実行方法
US5761531A (en) * 1995-06-30 1998-06-02 Fujitsu Limited Input/output control apparatus and method for transfering track data from cache module to channel unit during the staging of the data track from device adapter
JP3789542B2 (ja) * 1996-04-04 2006-06-28 富士通株式会社 メモリ制御回路

Also Published As

Publication number Publication date
KR970000840B1 (ko) 1997-01-20
JPH0784936A (ja) 1995-03-31
US5694619A (en) 1997-12-02
JP2972501B2 (ja) 1999-11-08
US6338101B1 (en) 2002-01-08
DE4423949A1 (de) 1995-03-23
US5925111A (en) 1999-07-20

Similar Documents

Publication Publication Date Title
KR950009449A (ko) I/o 서브시스템 및 i/o 서브시스템에서의 배타적 제어, 데이타 기억, 메모리 초기화 방법
US8042021B2 (en) Memory card and memory controller
US5438573A (en) Flash EEPROM array data and header file structure
US8706956B2 (en) Flash sector seeding to reduce program times
CN110806839B (zh) 存储控制的方法、记忆装置、存储器控制器及存储服务器
US8131926B2 (en) Generic storage container for allocating multiple data formats
US20040030831A1 (en) Manipulating data in a data storage device using an auxiliary memory device
US20010048121A1 (en) Semiconductor memory device with block alignment function
KR950020058A (ko) 사용자 데이타 및 리던던트 데이타를 물리 기억 장치에 기억시키는 방법과 패리티 드라이브에 대한 명령을 큐잉하기 위한 데이타 처리 시스템 및 그 방법
JP2000293317A (ja) 記憶制御装置
US20200004672A1 (en) Arbitrated management of a shared non-volatile memory resource
CN112631516B (zh) 一种具有寿命管理的flash文件管理系统
US9009440B2 (en) Adjustment of data storage capacity provided by a storage system
US11334481B2 (en) Staggered garbage collection unit (GCU) allocation across dies
US20200004450A1 (en) Configurable Mapping System in a Non-Volatile Memory
US7130973B1 (en) Method and apparatus to restore data redundancy and utilize spare storage spaces
Han et al. Rebirth-FTL: Lifetime optimization via approximate storage for NAND flash
JP3177015B2 (ja) 半導体メモリ装置の制御方法
JPH09288547A (ja) アレイ型記憶装置
JP3155836B2 (ja) ディスクアレイ装置
JPH05150913A (ja) フラツシユメモリを記憶媒体としたシリコンデイスク
US7313651B2 (en) Method and related apparatus for data migration of disk array
JP4250250B2 (ja) メモリ管理装置
CN112698784A (zh) 存储器系统
KR20080033690A (ko) 단말기의 메모리 할당 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100111

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee