KR950007085A - 다른 배선길이를 갖는 차동신호전송회로를 구비한 집적회로장치 - Google Patents

다른 배선길이를 갖는 차동신호전송회로를 구비한 집적회로장치 Download PDF

Info

Publication number
KR950007085A
KR950007085A KR1019940019256A KR19940019256A KR950007085A KR 950007085 A KR950007085 A KR 950007085A KR 1019940019256 A KR1019940019256 A KR 1019940019256A KR 19940019256 A KR19940019256 A KR 19940019256A KR 950007085 A KR950007085 A KR 950007085A
Authority
KR
South Korea
Prior art keywords
circuit
wiring
voltage
current
transistor
Prior art date
Application number
KR1019940019256A
Other languages
English (en)
Other versions
KR100328368B1 (ko
Inventor
히로끼 야마시따
히로유끼 이또
아쯔미 가와따
다쯔야 사이또
게이이찌로 나까니시
리에꼬 이시다
쯔네요 지바
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR950007085A publication Critical patent/KR950007085A/ko
Application granted granted Critical
Publication of KR100328368B1 publication Critical patent/KR100328368B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

반도체집적회로장치에 형성된 신호전송용 배선에 관한 것으로써, 배선길이가 길고 배선저항이 높은 신호전송로에 있어서의 배선지연을 단축할 수 있게 하기 위해, 반도체집적회로장치의 논리회로간의 신호 전송용의 배선중배선길이가 짧은 배선에는 전압구동회로를 마련함과 동시에 배선의 종단의 전압에 응답하는 논리회로에 수심회로의 기능을 겸용시킨다. 한편, 배선길이가 길고, 따라서 배선저항이 큰 배선의 송신단을 논리회로의 출력신호에 따라서 전압구동회로로 전압 구동하고, 종단에 이 배선에서 유입하는 전류를 감지하여 전압으로 변환하는 전류센스회로로 마련한다.
이러한 장치를 이용하는 것에 의해, 구동회로의 출력저항과 전류센스회로의 입력저항을 이 배선의 직류저항보다도 작게 한다.
선택도:제1도

Description

다른 배선길이를 갖는 차동신호전송회로를 구비한 집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 A는 본 발명에 의한 반도체집적회로의 실시예의 개략구성을 도시한 도면,
제1도 B는 상기 실시예에 사용하는 회로의 등가회로를 도시한 도면,
제2도는 제1도, A,B의 장치의 주요부의 등가회로를 도시한 도면,
제3A는 제1도, A,B의 반도체집적회로장치의 배선에 있어서의 송신단의 구동회로의 출력저항과 수신단에서의 전류파형의 변화를 도시한 도면,
제3도 B는 제1도 A, 제1도 B의 반도체집적회로장치의 배선에 있어서의 수신단에서의 종단 저항에 의한 수신단 전류파형의 변화를 도시한 도면,
제4도는 제1도 A, 제1도 B의 장치의 전류세스회로로써 사용하는 베이스접지형회로를 도시한 도면,
제5도는 제1도 A, 제1도 B의 장치의 전류세스회로로써 사용하는 커런트미러회로를 도시한 도면,
제6도는 제1도 A, 제1도 B의 구동회로로써 사용하는 에미터결합형 논리회로를 도시한 도면,
제7도는 차동전송계를 사용한 본 발명에 의한 반도체집적회로장치의 다른 실시예를 도시한 도면.

Claims (36)

  1. 반도체기관, 그 기판상에 마련되고, 여러개의 블록으로 분할된 여러개의 논리회로, 상기 여러개의 블록중 상대적으로 서로 근거리에 있는 제1, 제2의 블록간에서 신호를 전파하기 위한 상기 반도체기판상에 형성된 상대적으로 짧은 적어도 하나의 제1의 블록간배선, 상기 여러개의 블록중 상대적으로 서로 근거리에 있는 제3, 제4의 블록간에서 신호를 전파하기 위한 상기 반도체기판상에 형성된 상대적으로 긴 적어도 하나의 제2의 블록간배선, 상기 제1의 배선의 한쪽 끝에 접속되고, 상기 제1의 블록에 포함된 제1의 논리회로가 출력하는 전압신호에 따른 전압신호를 상기 제1의 배선의 상기 한쪽 끝에 인가하기 위한 제1의 구동회로, 상기 제1의 배선의 다른쪽 끝에 접속되고, 그 다른쪽끝의 전압신호를 입력으로써 받고, 상기 제2의 블록에 포함된 제2의 논리회로 상기 제2의 배선의 한쪽 끝에 접속되고, 상기 제3의 블록에 포함된 제3의 논리회로의 전압출력에 따른 전압신호를 상기 제2의 배선의 상기 한쪽끝으로 송출하기 위한, 상기 제2의 배선의 상기 한쪽끝과 다른쪽끝간의 직류저항보다 작은 출력저항을 갖는 제2의 구동회로, 상기 제2의 배선의 다른쪽 끝에 접속되고, 그 다른쪽끝에서 유입하는 전류신호에 응답해서 그 전류신호에 의존하는 전압신호를 출력하고, 상기 직류저항보다 작은 입력저항을 갖는 전류센스로 및 상기 전류센스회로에 접속되고, 거기에서 공급되는 상기 전압신호를 입력으로써 받고, 상기 제3의 블록에 포함된 제4의 논리회로를 갖는 반도체집적회로장치.
  2. 반도체기판, 그 기판상에 마련된 여러개의 논리회로, 상기 반도체기판상에 형성되고, 상기 여러개의 논리회로간에서 신호를 전파하기 위한 적어도 하나의 배선, 상기 배선의 한쪽 끝에 접속되고, 상기 여러개의 논리회로중 제1의 논리회로가 출력하는 전압신호에 따른 전압신호를 상기 배선의 상기 한쪽끝에 인가하기 위한 구동회로, 상기 배선의 중간에 위치하는 접속점에서 상기 배선에 접속되고, 그 접속점의 전압신호를 입력으로써 받고, 상기 여러개의 논리회로에 포함된 제2의 논리회로, 상기 배선의 다른쪽 끝에 접속되고, 그 다른쪽끝에서 유입하는 전류신호에 응답해서 그 전류신호에 의존하는 전압신호를 출력하는 전류센스회로 및 상기 전류센스회로 접속되고, 거기에서 공급되는 상기 전압신호를 입력으로써 받고, 상기 여러개의 논리회로에 포함된 제4의 논리 회로를 갖고, 상기 구동회로는 상기 배선의 상기 한쪽끝과 상기 다른쪽끝간의 직류저항보다 작은 출력저항을 갖고, 상기 전류센스회로는 상기 직류저항보다 작은 입력저항을 갖는 반도체집적회로장치.
  3. 반도체기판, 그 기판상에 마련된 여러개의 논리회로, 상기 반도체기판사에 형성되고, 상기 여러개의 논리회로간에서 신호를 전파하기 위한 상대적으로 짧은 적어도 하나의 제1의 배선, 상기 반도체기판상에 형성되고, 상기 여러개의 논리회로간에서 신호를 전파하기 위한 상대적으로 긴 적어도 하나의 제2의 배선, 상기 제1의 배선의 한쪽끝에 접속되고, 상기 여러개의 논리회로중 제1의 논리회로가 출력하는 전압신호에 따른 전압신호를 상기 제1의 배선의 상기 한쪽끝에 인가하기 위한 제1의 구동회로, 상기 제1의 배선의 다른쪽끝에 접속되고, 그 다른쪽끝의 전압신호를 압력으로써 받고, 상기 여러개의 논리회로에 포함된 제2의 논리회로, 상기 제2의 배선의 한쪽끝에 접속되고, 상기 여러개의 논리회로중 제3의 논리회로의 전압출력에 따른 전압신호를 상기 제2의 배선의 상기 한쪽끝으로 송출하기 위한, 상기 제2의 배선의 상기 한쪽끝과 다른쪽끝간의 직류저항보다 작은 출력저항을 갖는 제2의 구동회로, 상기 제2의 배선의 다른쪽끝에 접속되고, 그 다른쪽끝에서 유입하는 전류신호에 응답해서 그 전류신호에 의존하는 전압신호를 출력하고, 상기 직류저항보다 작은 입력저항을 갖는 전류센스회로 및 상기 전류 센스회로에 접속되고, 거기에서 공급되는 상기 전압신호를 입력으로써 받고, 상기 여러개의 논리회로에 포함된 제4의 논리회로를 갖는 반도체집적회로장치.
  4. 제3항에 있어서, 상기 전류센스회로는 베이스가 제1의 정전압에 접속되고, 에이터가 상기 배선에 접속되고, 컬랙터가 출력단자에 접속된 제1의 트랜지스터, 상기 컬랙터와 제1의 전압원간에 마련된 저항성소자 및 상기 에미터와 제2의 전압원에 접속되고, 상기 제1의 트랜지스터에 바이어스전류를 공급하는 전류원을 갖는 반도체집적회로장치.
  5. 제3항에 있어서, 상기 전류센서회로는 베이스와 컬렉터 모두 상기 배선에 접속되고, 에미터가 상기 제1의 전압원에 접속된 제1의 트랜지스터, 베이스가 상기 제1의 트랜지스터의 베이스와 컬렉터에 접속되고, 에미터가 상기 제1의 전압원에 접속되고, 컬렉터가 출력단자에 접속된 제2의 트랜지스터, 상기 제1의 트랜지스터의 컬렉터의 제2의 전압원간에 마련된 전류원 및 상기 제2의 트랜지스터의 컬렉터와 제2의 전압원간에 마련된 저항성소자를 갖는 반도체집적회로장치.
  6. 제3항에 있어서, 상기 전류센스회로는 제1의 베이스가 제1의 정전압에 접속되고, 제1의 에미터가 상기 선로쌍의 한쪽에 접속되고, 제1의 컬렉터가 상기 출력단자쌍의 한쪽에 접속된 제1의 트랜지스터, 상기 제1의 컬렉터와 제1의 전압원에 접속된 제1의 저항성소자 및 상기 제1의 에미터와 제2의 전압원에 접속되고, 상기 제1의 트랜지스터에 바이어스전류를 인가하는 제1의 전류원, 제2의 베이스가 상기 제1의 정전압에 접속되고, 제2의 에미터가 상기 선로쌍의 다른쪽에 접속되고, 제2의 컬렉터가 상기 출력단자쌍의 다른쪽에 접속된 제2의 트랜지스터, 상기 제2의 컬렉터와 상기 제1의 전압원에 접속된 제2의 저항성소자 및 상기 제2의 에미터와 상기 제2의 전압원에 접속되고, 상기 제1의 트랜지스터에 바이어스전류를 인가하는 제2의 전류원을 갖는 반도체집적회로장치.
  7. 제4항에 있어서, 상기 트랜지스터는 바이폴라 트랜지스터이고, 상기 전류원은 MIS 트랜지스터를 포함하는 반도체집적회로장치.
  8. 제7항에 있어서, 상기 저항성소자는 MIS 트랜지스터를 포함하는 반도체집적회로장치.
  9. 제8항에 있어서, 상기 컬렉터에 접속된 여러개의 MIS 트랜지스터로 이루어지는 전압증폭회를 또 갖는 반도체집적회로장치.
  10. 제5항에 있어서, 상기 제1, 제2의 트랜지스터는 바이폴라트랜지스터이고, 상기 전류원은 MIS 트랜지스터를 포함하는 반도체집적회로장치.
  11. 제10항에 있어서, 상기 전류원은 MIS 트랜지스터와 저항의 병렬접속으로 이루어지는 반도체집적회로장치.
  12. 제11항에 있어서, 상기 저항성소자는 MIS 트랜지스터와 저항의 병렬접속으로 이루어지는 반도체집적회로장치.
  13. 제6항에 있어서, 상기 제1, 제2의 트랜지스터는 바이폴라트랜지스터이고, 상기 제1, 제2의 전류원은 MIS트랜지스터를 포함하는 반도체집적회로장치.
  14. 제3항에 있어서, 상기 전류센스회로는 여러개의 MIS 트랜지스터로 이루어지는 반도체집적회로장치.
  15. 제14항에 있어서, 상기 전류센스회로는 게이트가 제1의 정전압에 접속되고, 소오스가 상기 배선에 접속되고, 드레인이 출력단자에 접속된 제1의 MIS 트랜지스터, 상기 드레인과 제1의 전압원간에 마련된 저항성소자 및 상기 소오스가 제2의 전압원에 접속된 제2의 MIS 트랜지스터를 갖는 반도체집적회로장치.
  16. 제3항에 있어서, 상기 제2의 구동회로는 상기 제3의 논리회로의 출력신호에 응답하는 에미터결합 논리회로 및 상기 에미터결합 논리회로의 출력이 입력되고, 상기 제2의 배선에 에이터가 접속된 에이터폴로워회로를 갖는 반도체집적회로장치.
  17. 제3항에 있어서, 상기 제2의 구동회로는 CMOS 회로로 구성되어 있는 반도체집적회로장치.
  18. 제17항에 있어서, 상기 CMOS 회로는 상기 배선에 소오스가 접속되고, 제1의 전압원에 드레인이 접속되고, 상기 제3의 논리회로의 출력신호가 인가되는 게이트를 갖는 P형의 제1의 MIS 트랜지스터, 제2의 전압원 및 상기 제2의 배선에 드레인이 접속되고, 상기 제2의 전압원에 소오스가 접속되고, 상기 제3의 논리회로의 상기 출력신호가 인가되는 게이트를 갖는 N형의 제2의 MIS 트랜지스터를 갖는 반도체집적회로장치.
  19. 반도체기판, 그 기판상에 마련된 여러개의 논리회로, 상기 반도체기판상에 형성되고, 상기 여러개의 논리회로간에서 신호를 전파하기 위한 적어도 하나의 배선, 상기 배서의 한쪽끝에 접속되 출력단자를 갖고, 상기 여러개의 논리회로중 제1의 논리회로가 출력하는 전압신호에 따른 전압신호를 상기 출력단자로 출력하기 위한 구동회로, 상기 배선의 다른쪽끝에 접속된 입력단자를 갖고, 그 입력단자에서 유입하는 전류신호에 의존하는 전압신호를 출력하는 전류센스회로 및 상기 전류센스회로에 접속되고, 거기에서 공급되는 상기 전압신호를 입력으로써 받고, 상기 여러개의 논리회로에 포함되는 제2의 논리회로를 갖고, 상기 출력단자의 각각에서 본 상기 구동회로의 출력저항은 상기 배선의 직류저항보다 작고, 상기 입력단자에서 본 상기 전류센스회로의 입력저항은 상기 재선의 직류저항보다도 작은 반도체집적회로장치.
  20. 제19항에 있어서, 상기 전류센스회로는 베이스가 제1의 정전압에 접속되고, 에미터가 상기 배선에 접속되고, 컬렉터가 출력단자에 접속된 제1의 트랜지스터, 상기 컬렉터와 제1의 전압원간에 마련된 저항성 소자 및 상기 에미터와 제2의 전압원에 접속되고, 상기 제1의 트랜지스터에 바이어스전류를 공급하는 전류원을 갖는 반도체집적회로장치.
  21. 제19항에 있어서, 상기 전류센스회로는 베이스와 컬렉터가 모두 상기 배선에 접속되고, 에미터가 제1의 전압원에 접속된 제1의 트랜지스터, 베이스가 상기 제1의 트랜지스터의 베이스와 컬렉터에 접속되고, 에미터가 상기 제1의 전압원에 접속되고, 컬렉터가 출력단자에 접속된 제2의 트랜지스터, 상기 제1의 트랜지스터의 컬렉터와 제2의 전압원간에 마련된 전류원 및 상기 제2의 트랜지스터의 컬렉터와 재2의 전압원간에 마련된 저항성 소자를 갖는 반도체집적회로장치.
  22. 제19항에 있어서, 상기 전류센스회로는 제1의 베이스가 제1의 정전압에 접속되고, 제1의 에미터가 상기선로쌍의 한쪽에 접속되고, 제1의 컬렉터가 상기 출력단자쌍의 한쪽에 접속된 제1의 트랜지스터, 상기 제1의 컬렉터와 제1의 전압원에 접속된 제1의 저항성소자, 상기 제1의 에미터와 제2의 전압원에 접속되고, 상기 제1의 트랜지스터에 바이어스전류를 인가하는 제1의 전류원, 제2의 베이스가 상기 제1의 정전압에 접속되고, 상기 제1의 트랜지스터에 바이어스전류를 인가하는 제1의 전류원, 제2의 베이스가 상기 제1의 정전압에 접속되고, 제2의 에미터가 상기 선로쌍의 다른쪽에 접속되고, 제2의 컬렉터가 상기 출력단자쌍의 다른쪽에 접속된 제2의 트랜지스터, 상기 제2의 컬렉터와 상기 제1의 전압원에 접속된 제2의 저항성소자, 상기 제2의 에미터와 상기 제2의 전압원에 접속되고, 상기 제1의 트랜지스터에 바이어스전류를 인가하는 제2의 전류원을 갖는 반도체집적회로장치.
  23. 제20항에 있어서, 상기 트랜지스터는 바이폴라트랜지스터이고, 상기 전류원은 MIS 트랜지스터를 포함하는 반도체집적회로장치.
  24. 제23항에 있어서, 상기 저항성소자는 MIS 트랜지스터를 포함하는 반도체집적회로장치.
  25. 제24항에 있어서, 상기 컬렉터에 접속된 여러개의 MIS트랜지스터로 이루어지는 전압중폭회로를 또 갖는 반도체집적회로장치.
  26. 제21항에 있어서, 상기 제1, 제2의 트랜지스터는 바이폴라트랜지스터이고, 상기 전류원은 MIS 트랜지스터를 포함하는 반도체집적회로장치.
  27. 제26항에 있어서, 상기 전류원은 MIS 트랜지스터와 저항의 병렬접속으로 이루어지는 반도체집적회로장치.
  28. 제27항에 있어서, 상기 저항성소자는 MIS 트랜지스터와 저항의 병렬접속으로 이루어지는 반도체집적회로장치.
  29. 제22항에 있어서, 상기 제1, 제2의 트랜지스터는 바이폴라트랜지스터이고, 상기 제1, 제2의 전류원은 MIS트랜지스터를 포함하는 반도체집적회로장치.
  30. 제19항에 있어서, 상기 전류센스회로는 여러개의 MIS 트랜지스터로 이루어지는 반도체집적회로장치.
  31. 제30항에 있어서, 상기 전류센스회로는 게이트가 제1의 정전압에 접속되고, 소오스가 상기 배선에 접속되고, 드레인이 출력단자에 접속된 제1의 MIS트랜지스터, 상기 드레인과 제1의 전압원간에 마련된 저항소자 및 상기 소오스가 제2의 전압원에 접속된 제2의 MIS 트렌지스터를 갖는 반도체집적회로장치.
  32. 제19항에 있어서, 상기 제2의 구동회로는 상기 제3의 논리회로의 출력신호에 응답하는 에미터결합 논리회로 및 상기 에미터결합 논리회로의 출력이 입력되고, 상기 제2의 배선에 에미터가 접속된 에미터폴로워회로를 갖는 반도체집적회로장치.
  33. 제19항에 있어서, 상기 구동회로는 CMOS 회로로 구성되어 있는 반도체집적회로장치.
  34. 제33항에 있어서, 상기 CMOS회로는 상기 배선에 소오스가 접속되고, 제1의 전압원에 드레인이 접속되고, 상기 제3의 논리회로의 상기 출력신호가 인가되는 게이트를 갖는 P형의 제1의 MIS 트랜지스터, 제2의 전압원 및 상기 제2의 배서에 드레인이 접속되고, 상기 제2의 전압원에 소오스가 접속되고, 상기 제3의 논리회로의 상기 출력신호가 인가되는 게이트를 갖는 N형의 제2의 MIS 트랜지스터를 갖는 반도체집적회로장치.
  35. 반도체기판, 그 기판상에 마련된 여러개의 논리회로, 상기 반도체기판상에 형성되고, 상기 여러개의 논리회로간에서 신호를 전파하기 위한 적어도 1쌍의 배선, 상기 1쌍의 배선의 한쪽끝에 접속된 1쌍의 출력단자를 갖고, 상기 여러개의 논리회로중 제1의 논리회로가 출력하는 전압신호에 따른 서로 상보인 1쌍의 전압신호를 상기 1쌍의 출력단자로 출력하기 위한 구동회로 상기 1쌍의 배선이 다른쪽끝에 접속된 1쌍의 입력단자를 갖고, 그 1쌍의 입력단자에서 유입하는 1쌍의 전류신호의 차에 의존하는 1쌍의 상보인 전압신호를 출력하는 전류센스회로 및 상기 전류센스회로에 접속되고, 거기에서 공급되는 상기 1쌍의 전압신호를 입력으로써 받고 그 1쌍의 전압신호의 차에 응답하는 상기 여러개의 논리회로에 포함된 제2의 논리회로를 갖고, 상기 1쌍의 출력단자에서 본 상기 구동회로의 출력저항은 상기 1쌍의 배선의 각각의 직류저항보다 작고, 상기 1쌍의 입력단자의 각각에서 본 상기 전류세스회로의 입력저항은 1쌍의 배선의 각각의 직류저항보다도 작은 반도체집적회로장치.
  36. 제35항에 있어서, 상기 구동회로는 상기 제1의 논리회로의 출력신호에 응답해서 1쌍의 전압신호를 출력하는 에미터결합 논리회로, 그 1쌍의 출력신호가 입력되는 1쌍의 베이스 및 상기 1쌍의 배선에 접속된 1쌍의 에미터를 갖는 1쌍의 에미터폴로워회로를 갖는 반도체집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940019256A 1993-08-06 1994-08-04 다른배선길이를갖는차동신호전송회로를구비한집적회로장치 KR100328368B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-195842 1993-08-06
JP19584293 1993-08-06

Publications (2)

Publication Number Publication Date
KR950007085A true KR950007085A (ko) 1995-03-21
KR100328368B1 KR100328368B1 (ko) 2002-08-24

Family

ID=16347920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019256A KR100328368B1 (ko) 1993-08-06 1994-08-04 다른배선길이를갖는차동신호전송회로를구비한집적회로장치

Country Status (2)

Country Link
US (1) US5521536A (ko)
KR (1) KR100328368B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050996A (ja) * 1996-08-06 1998-02-20 Nec Corp 過電流検出回路
US6255852B1 (en) * 1999-02-09 2001-07-03 Micron Technology, Inc. Current mode signal interconnects and CMOS amplifier
US6345380B1 (en) * 1999-04-30 2002-02-05 International Business Machines Corporation Interconnected integrated circuits having reduced inductance during switching and a method of interconnecting such circuits
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
FR2805686B1 (fr) * 2000-02-29 2004-11-12 Ibm Dispositif pour eliminer les effets des reflexions entre un circuit de commande et plusieurs recepteurs
US7101770B2 (en) * 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
US6900116B2 (en) 2002-03-13 2005-05-31 Micron Technology Inc. High permeability thin films and patterned thin films to reduce noise in high speed interconnections
US7235457B2 (en) 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
US6846738B2 (en) * 2002-03-13 2005-01-25 Micron Technology, Inc. High permeability composite films to reduce noise in high speed interconnects
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6970053B2 (en) * 2003-05-22 2005-11-29 Micron Technology, Inc. Atomic layer deposition (ALD) high permeability layered magnetic films to reduce noise in high speed interconnection
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62117190A (ja) * 1985-11-15 1987-05-28 Hitachi Ltd 半導体記憶装置
US5163022A (en) * 1989-01-23 1992-11-10 Hitachi, Ltd. Semiconductor cell memory with current sensing
JP2892732B2 (ja) * 1990-01-12 1999-05-17 株式会社日立製作所 集積回路装置
US5093587A (en) * 1990-10-16 1992-03-03 Unisys Corporation ECL bidirectional bus for use in a network with modules which employs high resistance interconnect technology between module
JPH05143535A (ja) * 1991-10-18 1993-06-11 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
KR100328368B1 (ko) 2002-08-24
US5521536A (en) 1996-05-28

Similar Documents

Publication Publication Date Title
KR930005187A (ko) 전기적으로 프로그램 할 수 있는 내부 전원 발생 회로
KR960030546A (ko) 스위치회로 및 복합스위치회로
KR890015407A (ko) 바이폴라 트랜지스터와 전계효과 트랜지스터를 가지는 반도체 집적회로장치
KR950007085A (ko) 다른 배선길이를 갖는 차동신호전송회로를 구비한 집적회로장치
KR950022130A (ko) 다중 전압시스템용 출력 버퍼회로, 입력 버퍼회로 및 양방향 버퍼회로
KR930020852A (ko) 반도체 집적 회로 장치
KR950016005A (ko) 전자 장치, 반도체 집적 회로 및 종단 장치
KR950004709A (ko) 모스(mos) 차동 전압-전류 변환 회로
KR940022279A (ko) 신호전송방법과 신호전송회로 및 그것을 사용한 정보처리시스템
KR970031344A (ko) 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals)
KR900002566A (ko) 버퍼회로
JPH0876901A (ja) 電流切換え型バス・ドライバ
KR930001585A (ko) 출력 회로 및 반도체 집적 회로 장치
KR970008836A (ko) 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자
KR960009161A (ko) 반도체 집적회로
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
KR940010319A (ko) 반도체 집적회로장치와 정보처리 시스템
KR890013769A (ko) 중간전위생성회로
KR940022929A (ko) 광 결합기 장치
KR970024162A (ko) 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance)
KR910003925A (ko) Ecl/cml 의사-레일 회로, 차단 드라이버 회로 및 래치 회로
KR970019319A (ko) 직류 전압 및 교류 전압 디커플링용 회로 장치(circuit arrangement for direct voltage and alternating voltage decoupling)
KR950002231A (ko) 단일 단부 입력 논리 게이트를 가진 집적 논리 회로
KR950016000A (ko) 씨모스(cmos) 회로와 바이폴라 회로가 혼재되어 있는 반도체 디바이스
US5661431A (en) Output circuit in Darlington configuration

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee