KR950001366B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR950001366B1
KR950001366B1 KR1019910017212A KR910017212A KR950001366B1 KR 950001366 B1 KR950001366 B1 KR 950001366B1 KR 1019910017212 A KR1019910017212 A KR 1019910017212A KR 910017212 A KR910017212 A KR 910017212A KR 950001366 B1 KR950001366 B1 KR 950001366B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
organosilicon
ladder
polymer
Prior art date
Application number
KR1019910017212A
Other languages
English (en)
Other versions
KR920008954A (ko
Inventor
에쓰시 아시다데
히로쓰지 아시다루
히로 노소미쓰기
Original Assignee
미쓰비시 뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅끼 가부시끼가이샤
Publication of KR920008954A publication Critical patent/KR920008954A/ko
Application granted granted Critical
Publication of KR950001366B1 publication Critical patent/KR950001366B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

내용없음.

Description

반도체 장치
제1도는 본 발명의 1실시예에 관한 반도체 장치의 단면도.
제2a~제2d도는 제1도에 표시하는 반도체 장치의 제조공정을 단면도로 표시한 것.
제3a도는 종래의 반도체 장치의 평면도.
제3b도는 제3a도에 있어 ⅢB-ⅢB선에 따른 단면도.
제4a~제4f도는 타의 종래예에 관한 반도체 장치의 제조공정을 표시하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 트랜지스터
6 : 올가노 실리콘라더 포리마 9 : 몰드수지
더욱 각 도면중 동일부호는 동일 또는 상당부분을 표시한다.
본 발명은 일반적으로 몰드수지 봉지형 반도체 장치에 관한 것이고, 보다 특정적으로는 몰드수지에서 받는 응력에 대해 우수한 완충효과를 가지는 응력완충막을 구비한 몰드수지 봉지형 반도체 장치에 관한 것이다.
종래의 수지봉지형 반도체 장치에서는 반도체 소자의 마세화에 수반하여 봉지수지의 응력에 의한 휘발불량 또는 소자의 오동작이 문제로 되어 있다.
이 문제점을 해결하기 위해 수지층으로 되는 응력완충막을 소자표면에 형성하는 방법이 제안되어 있다.
제3a도는 특개소 55-111148호 공보에 개시되어 있는 반도체 장치의 평면도이고, 제3b도는 제3a도에 있어, ⅢB-ⅢB선에 따른 단면도이다.
이들 도면을 참조하여 반도체 기판(1)의 표면에 2산화 실리콘막(3)이 형성되어 있다. 2산화 실리콘막(3)에는 개구부가 설치되어 이 개구부를 메우도록 베이스 전극(16)과 이미터 전극(4)이 형성되어 있다. 베이스 전극(16)을 에워싸도록 금속막대(12)가 형성되어 있다. 본딩 와이어(8)가 이미터 전극(4)에 접속되어 있다. 이미터 전극(4), 베이스 전극(16)을 덥도록 반도체 기판(1) 상에 얻더코트수지층인 페닐실리콘라더 포리마(6)가 설치되어 있다. 이 페닐실리콘라더 포리마(6)는 페닐실리콘라더수지의 애니솔용액을 반도체 기판(1)의 위에 도포하는 것에 의해 형성된다.
반도체 기판의 이면은 외부전극 취출용 리드테(11)에 고정되어 있다. 이것은 몰드수지(9)중에 파묻쳐 있다.
상기 종래의 장치에 있어 금속막대(12)는 몰드수지(9)를 투기한 물리 페닐실리콘라더 포리마(6)와 2산화 실리콘막(3)과의 접착성을 열화되는 것을 방지할 목적으로 형성되어 있다.
만일, 이 금속막대(12)가 없으면 접착성 낮은 페닐실리콘라더 포리마(6)와 2산화 실리콘막(3)과의 계면에 물이 침입하고, 이 물이 더욱 베이스 전극(16)까지 도달한다. 이 결과 베이스, 코렉터간에 역내성불양이 발생하여 당해 장치는 반도체 회로로서의 기능을 하지 못하게 된다. 따라서 금속막대(12)의 형성은 불가결하다. 그 때문에 구조가 복잡하게 된 또 제조공정이 번잡하게 된다는 문제점이 있었다.
제4a도~제4f도는 특개소 55-50645호 공보에 개지된 라더형 올가노 실리콘포리마를 구비하는 반도체 장치의 제조공정을 단면도로 표시한 것이다.
제4a도를 참조하여 반도체 기판(1)(실리콘기판)에 베이스영역(13)과 이미터 영역(14)을 형성한다.
제4b도를 참조하여 반도체 기판(1)의 표면에 라더형 올가노 실리콘포리마(페닐트리에톡시시란과 7페닐 아미노 프로필트리에톡시시란의 가열중합물)의 시크로헥시는 용액을 스핀너에 의해 도포하고 이것을 건조하고 올가노 실리콘포리마막(6)을 형성했다.
제4c도를 참조하여 올가노 실리콘포리마(6)상에, 코렉터 영역(1), 베이스영역(13), 이미터 영역(14)의 전극 취출구의 상부에 창이열인 포토레지스트(7)를 형성한다.
제4c도 및 제4d도를 참조하여 포토레지스트(7)를 마스크로 하여, 1,1,1-트리크로로에탄올을 사용하여 올가노 실리콘포리마(6)를 에칭한다.
다음은 포토레지스트(7)를 제거하고 계속하여 350℃로 1시간 열처리를 하여 가교한 라더형 올가노 실리콘포리마피막으로 한다.
제4e도를 참조하여 개구부를 메우도록 반도체 기판(1) 상에 알루미늄증착막(15)을 형성하고 소정의 형성을 하는 포토레지스트(7)를 알루미늄증착막(15)상에 형성한다.
제4e도 및 제4f도를 참조하여 포토레지스트(7)를 마스크로하여 알루미늄증착막(15)을 에칭하고 계속하여 포토레지스트(7)를 제거하면 알루미늄전극(4)이 형성된다.
상기 제2의 종래기술에 의하면 제4c도 및 제4d도를 참조하여 올가노 실리콘포리마(6)의 에칭에 1,1,1-트리크로로에탄을 사용하고 있다. 1,1,1-트리크로로에탄은 물과의 반응으로 부식성의 염화수소를 발생하고, 또 화기에 의해 용이하게 분해하고, Hcl등의 가스를 발생한다. 1,1,1-트리크로로에탄은 이러한 성질이 있기 때문에 그 취급에 주의가 요하고, 에칭장치 에칭용기의 재질에 제한을 받는다고 하는 문제점이 있었다.
더욱 이 종래기술에 있어 라더형 올가노 실리콘포리마를 구비한 MOS트랜지스터는 고온의 환경하에 방치한 후에도 소스/드레인간의 리크전류가 안정되고 있는 것이 명백하게 되어 있으나, 몰드수지에서 받는 응력에 대한 보호효과에 대해서는 불명하다.
종래의 반도체 장치는 이상과 같이 언더코트용 수지층으로서 라더형 올가노 실리콘포리마를 사용하고 있으나, 이 라더형 올가노 실리콘포리마의 낮은 접착성이 내습성 불량등의 문제를 초래하고 있다.
이 발명은 상기와 같은 문제점을 해결하기 위해 이루어진 것이고, 반도체 기판과의 접착성이 높은 라더형 올가노 실리콘포리마를 응력완충막으로 사용하여 그것에 의해 내습성이 우수하고 또한 신뢰성이 높은 반도체 장치를 제공하는 것을 목적으로 한다.
이 발명은 몰드수지로 봉지된 반도체 장치에 관한 것이다. 당해 반도체 장치는 소자가 형성된 반도체 기판을 구비하고 있다.
반도체 기판상에는 응력완충막이 설치되어 있다. 당해 장치는 상기 응력완충 및 상기 반도체 기판을 봉지하기 위해서는 몰드수지를 구비하고 있다. 상기 응력완충막은 그 말단에 수산기를 가지는 올가노 실리콘라더 포리마를 포함한다.
이 발명의 바람직한 실시태양에 의하면 상기 올가노 실리콘포리마는 하기 일반식으로 표시된다.
식중 치환기는 페닐기 할로겐화페닐기 할로겐화메칠페닐기 및 메칠, 프로필, 브칠, 아밀핵실등의 알킬기이다. 말단에 수산기를 가지는 올가노 실리콘라더 포리마는 측쇄의 다름에 의하여 그의 특성이 다르게 된다.
예를 들면 치환기 R이 페닐기의 포리마는 치환기가 메칠기의 포리마에 비하여 내열성이 50˚V이상 향상한다. 따라서 응력완충막의 성막후의 열처리에 대한 내열성을 고려하면 측쇄가 페닐기의 올가노 실리콘라더 포리마가 적당하다.
또 측쇄가 페닐기의 올가노 실리콘라더 포리마는 측쇄 메칠기의 올가노 실리콘라더 포리마에 비하여 고분자량화 하기 쉽다는 이점도 있다.
상식에서 n은 정수이고, 올가노 실리콘라더 포리마의 중량 평균분자량이 10만 이상으로 되는 정수가 바람직하다. 왜냐하면 응력완충막이 몰드수지에서의 응력을 완화하기 위해서는 어느정도의 막두께가 필요하기 때문이다.
크랙의 발생을 억제할 수가 있고 또한 필요한 막두께를 가지는 응력완충막을 성막하기 위해서는 올가노 실리콘라더 포리마의 중량 평균분자량은 10만 이상이 필요하다. 그러나 분자량이 크게되면 성막성이 향상하는 한편, 에칭을 행하는 것이 곤란하게 된다.
따라서 올가노 실리콘라더 포리마의 중량 평균분자량은 10만 이상이고, 또한 20만 이하인 것이 바람직하다. 일반적으로 응력완충막을 형성하는 기판에는 최종보호막으로서의 실리콘산화막, 실리콘질화막등의 무기질의 막이 형성되어 있고 이 무기질막의 표면에는 수산기가 많이 존재한다.
본 발명에 의하면 응력완충막은 그의 말단에 수산기를 가지는 올가노 실리콘라더 포리마를 포함하고 있으므로, 열처리에 의해 기판표면의 수산기와 올가노 실리콘라더 포리마의 수산기간에서 화학반응(탈수반응)이 일어나, 양자간에 강고한 결합이 형성된다.
그 때문에 올가노 실리콘라더 포리마와 하기기판과의 접착성이 향상한다. 그 결과 올가노 실리콘라더 포리마와 하지가판과의 계면에 수분이 침입한다고 하는 문제점이 해소되어 나아가서는 반도체 장치의 내습성이 향상된다.
[실시예]
이하 본 발명의 1실시예를 도면에 대해 설명한다.
본 발명의 1실시예에 관한 반도체 장치의 단면도이다.
제1도를 참조하여 반도체 기판(1)상에 하지 절연막(3) 형성되어 있다. 하지 절연막(3)의 일부에는 개구부가 설치되어 이 개구부에 트랜지스터(2)가 형성되어 있다. 하지 절연막(3)의 위에 알루미늄배선(4)이 형성되어 있다. 알루미늄배선(4)의 일부는 트랜지스터(2)의 소스/드레인 영역에 접속되어 있다.
또 알루미늄배선(4)는 본딩패드(4a)를 포함한다. 트랜지스터(2) 및 알루미늄배선(4)을 덮도록 반도체 기판(1)의 표면전체에 최종보호막(5)이 형성되어 있다. 최종보호막(5)은 본딩패드(4a)의 1부를 노출하기 위해서의 개구부가 설치되어 있다. 최종보호막(5)상에 응력완충막으로서 기능하는 하기 구조식으로 표시된다.
중량 평균분자량이 15만의 올가노 실리콘라더 포리마막(6)이 형성되어 있다.
올가노 실리콘라더 포리마막(6)의 막두께는 4㎛이다. 올가노 실리콘라더 포리마막(6)에는 본딩패드(4a)를 노출되게 하기 위해서의 개구부가 설치되어 있다. 이 개구부를 통하여 본딩와이어(8)가 본딩패드(4a)에 접속되어 있다. 반도체 기판(1)이 전체는 몰드수지(9)에 의해 봉하여 막고 있다. 몰드수지(9)에는 피라(10)가 충전되어 있다.
실시예에 관한 장치에 의하면 올가노 실리콘라더 포리마막(6)은 말단에 수산기를 포함하고 있으므로 열처리에 의해 최종보호막(5)의 표면에 존재하는 수산기와 올가노 실리콘라더 포리마막(6)의 수산기간에서 화학반응이 일어나 양자간에 강고한 결합이 형성된다. 그 때문에 올가노 실리콘라더 포리마막(6)와 최종보호막(5)과의 접착성이 향상된다.
그 결과, 올가노 실리콘라더 포리마막(6)와 최종보호막(5)과의 계면에 수분이 침입하는 일은 없어지고 나아가서는 반도체 장치의 내습성이 향상한다.
[실시예 1]
다음은 제2a도~제2d도를 참조하여 제1도에 표시하는 반도체 장치의 제조방법을 설명한다.
제2a도를 참조하여 반도체 기판(1)상에 하지 절연막(3)을 형성한다. 하지 절연막(3)에 개구부를 설치하여, 이 개구부에 트랜지스터(2)를 형성한다. 하지 절연막(3)상에 본딩패드(4a)를 포함하는 알루미늄배선(4)을 형성한다. 알루미늄배선(4)을 덮도록 반도체 기판(1)상에 최종보호막(5)을 형성한다.
최종보호막(5)은 예를 들면 실리콘 산화막 실리콘 질화막등의 무기질막이고 표면에 수산기를 많이 가지고 있다. 최종보호막(5)을 선택적으로 에칭하고 본딩패드(4a)를 노출되게 한다.
최종보호막(5)을 덮도록 반도체 기판(1)상에 식(1)으로 표시되는 중량 평균분자량이 15만인 올가노 실리콘라더 포리마의 애니솔용액(25중량%의 농도에 조정된)을 회전도포하고, 4㎛의 올가노 실리콘라더 포리마막(6)을 형성하였다.
다음은 250℃에서 30분간의 열처리가 행하여 졌다. 더욱 식(1)에서 표시되는 올가노 실리콘라더 포리마의 제조 방법에 대해서는 참조예 1로서 후술한다.
다음은 제2b도를 참조하여 실온에서 돌아가게한 후 포지형 포토레지스트 OFPR 800(동경응화주식회사제)(7)을 올가노 실리콘라더 포리마(6)상에 도포했다(막두께 4㎛). 마스크를 사용하는 노광 및 알카리 현상에 의해 포토레지스트(7)의 본딩패드(4a)상에 위치하는 부분을 선택적으로 제거했다.
그후, 자외선을 레지스트(7) 포함하는 반도체 기판(1)의 표면전면에 조사했다. 제2b도 및 제2c도를 참조하여, 애니솔농도가 30체적%인 애니솔/키시렌 혼합용제를 사용하여 1분간 스핀형상을 행하였다.
그후 n초산브칠로 포토레지스트(7)를 제거하고 350℃로 1시간 열처리를 하였다. 이것에 의해 제2c도에 표시되는 것과 같이 본딩패드(4a) 이외의 부분을 덮는 응력완충막인 올가노 실리콘라더 포리마막(6)이 형성되었다.
제2d도를 참조하여 본딩패드(4a)와 리드프레임(표시되지 않음)을 본딩와이어(8)로 접속하였다. 그후 반도체 기판(1) 전체를 피라(10)가 충전될 몰드수지(9)로 봉하여 막았다.
트랜지스터의 휘발불량을 조사한 결과 불량율은 0%였다. 더욱 상기 방법으로 작성된 반도체 장치를 220℃, 2기압의 조건으로 프레셔쿠커테스트를 1000시간 행하였다. 봉하여 막는 수지(9)를 개봉하고 내부를 조사한 결과, 이상은 인정되지 않았다. 또 -196℃와 260℃의 히트쇽크(H/S)를 각 온도로 1시간 제공하여 이것을 500회 반복했다. 반도체 장치를 개봉하고 내부를 조사한 결과 이상은 인정되지 않았다. 이상과 같이 제1도에 표시하는 반도체 장치에 있어서는 몰드수지(9)의 응력을 완충할 수가 있고 또한 최종보호막(5)의 크랙이나 알루미늄배선(4)의 기계적 변형을 방지할 수가 있었다. 또 피라(10)의 국부 응력에 의한 트랜지스터의 오동작도 방지할 수 있었다.
[비교예 1]
실시예 1의 반도체 장치와 비교하기 위해서의 비교시험이 행하여 졌다. 식(1)에서 표시하는 올가노 실리콘라더 포리마막(6)을 형성하지 않는 반도체 장치와, 식(1)에 표시하는 막두께 2㎛의 올가노 실리콘라더 포리마막(6)을 구비한 반도체 장치를 준비 하였다.
올가노 실리콘라더 포리마막(6)의 조건을 바꾸는 것 이외는 실시예(1)과 동일조건이 채용되었다. 이들 트랜지스터의 불량율을 조사한 결과 올가노 실리콘라더 포리마막(6)이 없는 반도체 장치는 5%의 불량을 표시하였다.
막두께 2㎛의 올가노 실리콘라더 포리마를 구비한 반도체 장비는 30%의 불량을 표시하였다.
[비교예 2]
실시예 1의 반도체 장치와 비교하기 위해 알카리금속, 철, 연, 동 및 할로겐화 수소의 각각의 함유율이 10ppm인, 식(1)으로 표시하는 올가노 실리콘라더 포리마막(6)을 구비한 반도체 장치를 준비하였다. 기타 조건은 실시예 1과 같은 조건이었다. 프레셔쿠커테스트를 행하여 그후 봉하여 막는 수지를 개봉하고, 내부를 조사한 결과 본딩패드의 개구부에 알루미늄의 부식이 발생하고 있었다.
[비교예 3]
실시예 1의 반도체 장치와 비교하기 위해 반도체 소자(2)상에만 실시예 1과 동일의 올가노 실리콘라더 포리마막(6)을 형성한 반도체 장치를 준비하였다. 기타 조건은 모두 실시예 1과 동일 하였다. 트랜지스터의 불량은 없었으나, 히트쇽크시험을 행한결과, 본딩패드의 외측이 변형하고 최종보호막(5)에 트랙이 발생하고 있었다.
즉, 소자의 단부에는 몰드수지(9)에서의 열응력이 가해지기가 쉽고, 비교예 3에서는 그 부분에 응력 완충막이 없기 때문에 고장이 일어나기 쉽게 되었다.
[비교예 4]
실시예 1의 반도체 장치와 비교하기 위하여 실시예 1과 동일의 올가노 실리콘라더 포리마막(6)을 적하법으로 형성한 반도체 장치를 준비하였다. 이경우 막두께의 제어가 곤란하였다. 기타 조건은 실시예 1과 동일하였다. 히트쇽크시험을 행한 결과 본딩와이어(8)가 벗겨져 있는것이 발견되었다.
[비교예 5]
식(1)에 있어서, 중량평균분자량이 25만인 올가노 실리콘라더 포리마를 준비하였다. 이 포리마를 사용하여 패턴형성을 시험하였다.
애니솔농도가 30체적%인 애니솔/키시렌이 포리마를 사용하여 막두께 4㎛의 올가노 실리콘라더 포리마막의 에칭을 시험하였다. 그러나 에칭조각을 3분간 행하여도 잔사가 인정되었다.
또 사이드 에칭이나 레지스트간의 침식도 뚜렸하였다. 애니솔농도가 50체적%인 애니솔/키시렌 혼합용제를 사용하여도 에칭시간이 2분정도 걸려 게다가 패턴형상은 양호하지 않았다.
[비교예 6]
식(1)에 있어서 중량평균분자량이 7만인 올가노 실리콘라더 포리마를 준비하였다. 이 포리마를 반도체 기판상에 회전도포하고 막두께 4㎛의 막을 얻기에는 용액농도를 35중량% 이상으로 할 필요가 있었다. 회전도포한후 350℃로 열처리하면 크랙이 발생하였다. 또 막두께도 균일하지 않았다.
[실시예 2]
접착성을 확인하기 위해 JIS-K5400의 기반목시험을 행하였다. 최종보호막과 같은 절연막을 퇴적한 실리콘기판상에 식(1)에서 표시하는 올가노 실리콘라더 포리마(중량평균분자량 15만)를 사용하여 막두께 4㎛의 막을 형성하였다. 한편, 동일의 기판상에 말단이 에톡시기의 올가노 실리콘라더 포리마(중량평균분자량 15만)를 사용하여 막두께 4㎛의 막을 형성하였다. 이들은 각각 350℃ 1시간의 열처리를 행하여 막을 이루었다. 120℃ 2기압의 조건으로 프레셔쿠커테스트를 행한 결과 말단이 에톡시기의 시료는 100시간에 50% 떨어졌다. 한편, 말단이 수산기의 1000시간경과 하여도 전혀 떨어지지 않았다.
즉, 이 결과는 식(1)에 표시하는 올가노 실리콘라더 포리마를 사용하면 올가노 실리콘라더 포리마막(6)과 최종보호막(5)과의 사이에 수분이 침입하지 않는 것을 표시하고 있다.
[실시예 3]
식(1)에 표시하는 말단에 수산기를 가지는 올가노 실리콘라더 포리마에 있어서 측쇄가 페닐기의 올가노 실리콘라더 포리마(이하, 페닐라더 포리마라 한다)와 측쇄가 메칠기의 올가노 실리콘라더 포리마(이하, 메칠라더 포리마라 한다)를 만들어 이들의 내열성을 비교하였다.
실리콘 기판상에 막두께 3㎛의 페닐라더 포리마 및 메칠라더 포리마(각각, 중량평균분자량이 12만)의 막을 일변 10㎛의 도로된 양으로 형성하였다.
500℃ N2베크로에 1시간 방치한 후 막두께의 변화를 조사하였다. 메칠라더 포리마의 막두께는 초기에 비해 15% 감소하였으나, 페닐라더 포리마의 막두께는 감소하지 않았다.
[참고예 1]
식(1)에 표시하는 말단에 수산기를 가지는 올가노 실리콘라더 포리마는 본 출원인에 의해서 출원된 특개평1-92224호 공보에 개지된 방법에 의해 만들어졌다.
이하에 그의 개요를 설명한다.
원료의 페닐 트리크로로 시란을 15mmHg의 감압질소 기류하에서 81~82℃의 온도로 증류했다. 증류한 페닐트리 크로로시란(317, 4g) 및 960ml의 ELSS 그레이드의 메칠이 소보칠케톤을 혼합하였다. 이 혼합용액을 적하로트 온도계 및 교반기를 설치한 21용의 4개루후 라스크에 이동하여 20℃로 냉각했다. 다음은 이 온도가 유지되도록 냉각하면서 교반하에서 200ml의 초순수를 1~3시간 걸쳐 서서히 적하 하였다. 이때 염화수소가 격하게 발생하였다. 적하 종료후, 더욱 교반을 2시간 계속학 가수분해반응을 완결되게 하였다.
이 프레포리마용액을 분해로트에 옮겨서 정치하고 프레포리마 용액을 2층으로 분리되게 하였다. 다음은 하층의 염화수소를 다량 포함하는 수층을 제거하고, 프로포리마를 포함하는 유기층을 회수하고, 이 유기층에 해유기층과 동체적의 초순술을 가하여 흔들어서 세정하였다. 이 세정조작을 5회 반복한후, 이온크로매트 그래픽 분석장치(횡하북진전기(주)제, 품번 : 1C-500)에 의해 세정후의 프레포리마에 함유된 불순물량을 분석하였다. 그결과 프레포리마중의 염소이온의 함유량은 어느 것이고 1회째의 세정후에는 약 1000ppm, 3회째의 세정후에는 1ppm 이하였다. 또 카륨 이온농도도 세정의 회수에 수반하여 감소하고 3회째의 세정후에는 1ppm 이하로 되었다. 다음은 프레포리마의 중량평균분자량을 겔파미에이션크로마토그래픽(일본분광(주)제 품번 : TRI-ROTARVI)로 측정하였다. 프레포리마의 중량평균본자량은 3900이었다. 또 3회 세정한후의 프레포리마의 불순물 포함량은 다음과 같은 것이었다.
즉, 나트륨, 카륨, 철, 동 및 염소의 각 함유량이 1ppm 이하이고, 방사성 원소인 우란 및 토륨의 각 함유량은 1ppb 이하였다.
다음은 프레포리마의 구조를 적외분석법(일본분광(주) 제 : FR-IR111형)으로 조사하였다.
1100cm-1부근에 시록한 결합에 규속된 더블피크가 보이게 되는 것으로 프레포리마는 다음의 일반식 :
(식중, n는 정수를 표시한다)로 표시되는 구조를 가지는 것이 확인되었다. 이상, 본 발명을 요약하면 다음과 같다.
(1) 특허청구의 범위 제1항에 기재의 반도체 장치이고, 상기 올가노 실리콘라더 포리마는 하기 일반식 :
(식중, R은 치환기를 표시하고, n는 정수를 표시한다)로 표시된다.
(2) 상기 (1)에 기재의 반도체 장치이고, 상기 치환기 R은 페닐기를 포함한다.
(3) 상기 (2)에 기재된 반도체 장치이고, 상기 정수 n은 상기 올가노 실리콘라더 포리마의 중량평균분자량 10만 이상이 되는 정수이다.
(4) 상기(3)에 기재의 반도체 장치이고, 상기 정수 n은 상기 올가노 실리콘라더 포리마의 중량평균분자량 10만 이상, 또한 20만 이하로 되는 정수이다.
(5) 특허청구의 범위 제1항에 기재의 반도체 장치이고, 상기 응력 완충막의 막두께는 4~10㎛이다.
(6) 특허청구의 범위 제1항에 기재의 반도체 장치이고, 상기 몰드수지에는 피라가 충전되어 있다.
(7) 특허청구의 범위 제1항에 기재의 반도체 장치이고, 상기 올가노 실리콘라더 포리마중에 포함되는 알카리금속, 철, 연, 동 및 할로겐화 수소의 각각의 함유량은 1ppm 이하이고, 우란 및 토륨의 각각의 함유량은 1ppm 이하이다.
(8) 특허청구의 범위 제1항에 기재의 반도체 장치이고, 상기 본딩패드를 포함하고, 상기 응력완충막은 상기 본딩패드를 제외하는 상기 반도체 기판의 표면전면에 설치되어 있다.
(9) 특허청구의 범위 제1항에 기재의 반도체 장치이고, 상기 응력완충막은 회전도포법에 의해 형성된다.
이상 설명한 것과 같이 이 발명에 의하면 응력완충막은 그의 말단에 수산기를 가지는 올가노 실리콘라더 포리마를 포함하고 있으므로 열처리에 의해 기판표면의 수산기와 올가노 실리콘라더 포리마의 수산기간에서 화학반응이 일어나, 양자간에 강고한 결합을 형성되게 할 수가 있다. 그래서 올가노 실리콘라더 포리마와 하지기관과의 접착성이 향상한다. 그결과 올가노 실리콘라더 포리마와 하지기관과의 계면에 수분이 침입하는 일은 없고 나아가서는 반도체 장치의 내습성이 향상한다.

Claims (1)

  1. 몰드수지로 봉하여 막은 반도체 장치이고, 소자가 형성된 반도체 기판과, 상기 반도체 기판상에 설치된 응력완충막과, 상기 응력완충막 및 상기 반도체 기판을 봉하여 막기 위해서의 몰드수지를 구비하여 상기 응력완충막은 그의 말단에 수산기를 가지는 올가노 실리콘라더 포리마를 포함하는 반도체 장치.
KR1019910017212A 1990-10-01 1991-10-01 반도체 장치 KR950001366B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-264674 1990-10-01
JP2264674A JP2613128B2 (ja) 1990-10-01 1990-10-01 半導体装置

Publications (2)

Publication Number Publication Date
KR920008954A KR920008954A (ko) 1992-05-28
KR950001366B1 true KR950001366B1 (ko) 1995-02-17

Family

ID=17406628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910017212A KR950001366B1 (ko) 1990-10-01 1991-10-01 반도체 장치

Country Status (5)

Country Link
US (1) US5278451A (ko)
EP (1) EP0479127B1 (ko)
JP (1) JP2613128B2 (ko)
KR (1) KR950001366B1 (ko)
DE (1) DE69114808T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233732A (ja) * 1990-08-16 1992-08-21 Motorola Inc 半導体の製造工程で使用するスピン・オン誘電体
JPH04261049A (ja) * 1991-01-31 1992-09-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0799271A (ja) * 1993-06-16 1995-04-11 Mitsubishi Electric Corp 半導体装置
EP0720223B1 (en) * 1994-12-30 2003-03-26 STMicroelectronics S.r.l. Process for the production of a semiconductor device having better interface adhesion between dielectric layers
US5600151A (en) * 1995-02-13 1997-02-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising a semiconductor substrate, an element formed thereon, and a stress-buffering film made of a silicone ladder resin
JPH0955425A (ja) * 1995-08-10 1997-02-25 Mitsubishi Electric Corp 多層Ａｌ配線構造を有する半導体装置およびその製造方法
JP3398004B2 (ja) * 1997-03-24 2003-04-21 ローム株式会社 パッケージ型半導体装置の構造
WO2000021126A1 (en) * 1998-10-05 2000-04-13 Kulicke & Soffa Investments, Inc. Semiconductor copper bond pad surface protection
US6704113B1 (en) * 2000-03-28 2004-03-09 Juliusz W. Adamczuk Non-destructive surface inspection and profiling
US7031935B1 (en) 2000-07-31 2006-04-18 J.P. Morgan Advisory Services Inc. Method and system for computing path dependent probabilities of attaining financial goals
BRPI0101486B1 (pt) * 2001-04-17 2017-09-19 Cristália Produtos Químicos Farmacêuticos Ltda. Pharmaceutical composition for topic use containing heparin for the treatment of skin or mucosal injuries caused by burns
US7091131B2 (en) * 2002-03-21 2006-08-15 Micron Technology, Inc. Method of forming integrated circuit structures in silicone ladder polymer
WO2004032587A1 (en) * 2002-10-03 2004-04-15 Poly-Products Ind. Co. Ltd. Electrical with a water-tight housing and method of making same
JP2010095595A (ja) * 2008-10-15 2010-04-30 Seiko Epson Corp 接合方法および接合体
US8450770B2 (en) * 2010-05-11 2013-05-28 Advanced Semiconductor Engineering, Inc. Light emitting package structure
US9525308B1 (en) 2013-03-15 2016-12-20 Overhead Door Corporation Emergency door release with backup power
KR101774984B1 (ko) 2013-12-09 2017-09-05 쓰리엠 이노베이티브 프로퍼티즈 컴파니 경화성 실세스퀴옥산 중합체, 조성물, 물품, 및 방법
WO2015195355A1 (en) 2014-06-20 2015-12-23 3M Innovative Properties Company Adhesive compositions comprising a silsesquioxane polymer crosslinker, articles and methods
WO2015195391A1 (en) 2014-06-20 2015-12-23 3M Innovative Properties Company Adhesive compositions comprising a silsesquioxane polymer crosslinker, articles and methods
KR20170063735A (ko) 2014-09-22 2017-06-08 쓰리엠 이노베이티브 프로퍼티즈 캄파니 실세스퀴옥산 중합체 코어와 실세스퀴옥산 중합체 외층, 및 반응성 기를 포함하는 경화성 중합체
US9957416B2 (en) 2014-09-22 2018-05-01 3M Innovative Properties Company Curable end-capped silsesquioxane polymer comprising reactive groups

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3975757A (en) * 1974-05-31 1976-08-17 National Semiconductor Corporation Molded electrical device
US4395527A (en) * 1978-05-17 1983-07-26 M & T Chemicals Inc. Siloxane-containing polymers
JPS6058592B2 (ja) * 1978-10-06 1985-12-20 株式会社日立製作所 半導体装置
JPS55111148A (en) * 1979-02-21 1980-08-27 Hitachi Ltd Semiconductor device
DE3065150D1 (en) * 1979-06-21 1983-11-10 Fujitsu Ltd Improved electronic device having multilayer wiring structure
GB2101148B (en) * 1981-04-14 1984-10-24 Hitachi Ltd Composition of protective coating material
JPS63213347A (ja) * 1987-02-27 1988-09-06 Mitsubishi Electric Corp 半導体装置
JPH0192224A (ja) * 1987-04-20 1989-04-11 Mitsubishi Electric Corp 高純度フェニルシリコーンラダーポリマーの製造法
US5030699A (en) * 1988-06-07 1991-07-09 Showa Denko K.K. Ladder silicone oligomer composition

Also Published As

Publication number Publication date
DE69114808D1 (de) 1996-01-04
JPH04142069A (ja) 1992-05-15
EP0479127A3 (en) 1993-05-12
KR920008954A (ko) 1992-05-28
DE69114808T2 (de) 1996-05-23
JP2613128B2 (ja) 1997-05-21
US5278451A (en) 1994-01-11
EP0479127A2 (en) 1992-04-08
EP0479127B1 (en) 1995-11-22

Similar Documents

Publication Publication Date Title
KR950001366B1 (ko) 반도체 장치
US4328262A (en) Method of manufacturing semiconductor devices having photoresist film as a permanent layer
Schnable et al. Passivation coatings on silicon devices
US4089704A (en) Removal of RTV silicon rubber encapsulants
KR900001656B1 (ko) 패시베이션필름(passivation film)의 형성방법
US5180691A (en) Method of manufacturing a semiconductor device sealed with molding resin employing a stress buffering film of silicone
Iannuzzi Bias Humidity Performance and Failure Mechanisms of Nonhermetic Aluminum SIC's in an Enviornment Contaminated with Cl 2
Mancke A moisture protection screening test for hybrid circuit encapsulants
Muñoz et al. Planar compatible polymer technology for packaging of chemical microsensors
JPH05291262A (ja) バンプ電極の形成方法
JP4193314B2 (ja) 半導体装置の製造方法
US4517734A (en) Method of passivating aluminum interconnects of non-hermetically sealed integrated circuit semiconductor devices
Osenbach et al. Corrosion of thin film aluminum metallization: conformal coating materials
JPS63216352A (ja) 半導体装置の製造方法
JPS61111569A (ja) 樹脂封止半導体装置
Ritchie et al. CF4/O2 plasma accelerated aluminum metallization corrosion in plastic encapsulated ICs in the presence of contaminated die attach epoxies
JPS61290740A (ja) 半導体装置の製造方法
JPH05102126A (ja) 半導体装置及びその製造方法
JPS62214649A (ja) 半導体装置
Loboda et al. Manufacturing semiconductor integrated circuits with built-in hermetic equivalent reliability
JPH0661233A (ja) 半導体装置の製造方法
JPS6057225B2 (ja) 半導体装置の試験方法
JP3077372B2 (ja) 集積回路装置用バンプ電極の製造方法
JPS63207158A (ja) 樹脂封止型半導体装置
JPH0729976A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030206

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee