JPH05102126A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05102126A JPH05102126A JP26163991A JP26163991A JPH05102126A JP H05102126 A JPH05102126 A JP H05102126A JP 26163991 A JP26163991 A JP 26163991A JP 26163991 A JP26163991 A JP 26163991A JP H05102126 A JPH05102126 A JP H05102126A
- Authority
- JP
- Japan
- Prior art keywords
- water
- film
- semiconductor device
- repellent coating
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【構成】 半導体基板１上の配線８表面上に撥水性被膜
１１が形成されている。撥水性被膜１１は有機硅素化合
物であり、更に、有機硅素化合物は直鎖状ポリオルガノ
シロキサン、または環状ポリオルガノシロキサンから選
ばれた少なくとも１種のポリオルガノシロキサンであっ
ても良い。撥水性被膜１１は有機硅素化合物を塗布後、
加熱乾燥して形成しても良い。また、エッチング処理溶
液または水に有機硅素化合物を浮かせ、有機硅素化合物
層に半導体基板１を通すことにより、撥水性被膜１１を
形成するなどの方法を用いても良い。 【効果】 配線８表面上の撥水性被膜１１が汚染、水分
の吸着を防止し、電極配線材料のコロージョン反応を阻
止し、素子の特性劣化を抑え、信頼性、耐久性を向上す
ることができる。
１１が形成されている。撥水性被膜１１は有機硅素化合
物であり、更に、有機硅素化合物は直鎖状ポリオルガノ
シロキサン、または環状ポリオルガノシロキサンから選
ばれた少なくとも１種のポリオルガノシロキサンであっ
ても良い。撥水性被膜１１は有機硅素化合物を塗布後、
加熱乾燥して形成しても良い。また、エッチング処理溶
液または水に有機硅素化合物を浮かせ、有機硅素化合物
層に半導体基板１を通すことにより、撥水性被膜１１を
形成するなどの方法を用いても良い。 【効果】 配線８表面上の撥水性被膜１１が汚染、水分
の吸着を防止し、電極配線材料のコロージョン反応を阻
止し、素子の特性劣化を抑え、信頼性、耐久性を向上す
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法のうち、特に、半導体装置の保護被膜及びその製造
方法に関する。
方法のうち、特に、半導体装置の保護被膜及びその製造
方法に関する。
【０００２】
【従来の技術】従来、半導体基板上に素子を形成した後
に、素子を覆うように絶縁膜を形成し、必要箇所にフォ
トエッチング技術等を用いて絶縁膜にコンタクト孔を開
口、このコンタクト孔を埋め込むようにＡｌ等の電極配
線材料を堆積させている。また、配線は電極配線材料の
層を絶縁膜上に形成し、所望の配線パターンをマスクに
して、不要部をエッチング除去して形成している。この
後には、更に絶縁膜を形成して上層の配線を形成した
り、配線表面の保護膜と成したりしている。
に、素子を覆うように絶縁膜を形成し、必要箇所にフォ
トエッチング技術等を用いて絶縁膜にコンタクト孔を開
口、このコンタクト孔を埋め込むようにＡｌ等の電極配
線材料を堆積させている。また、配線は電極配線材料の
層を絶縁膜上に形成し、所望の配線パターンをマスクに
して、不要部をエッチング除去して形成している。この
後には、更に絶縁膜を形成して上層の配線を形成した
り、配線表面の保護膜と成したりしている。
【０００３】また、パッド電極は、例えば、図５に示す
ように、半導体チップ５１の中央部の半導体回路が形成
されている能動素子領域５２を囲む半導体チップ５１の
周縁部に形成されている。この電極パッド５３は、配線
をパターニングし、半導体基板全面に保護絶縁膜を形成
した後、半導体チップ５１の周縁部の保護絶縁膜に必要
数の矩形コンタクト孔を開口して、配線を露出させ、形
成したものである。配線はＡｌやＡｌ合金等で形成さ
れ、素子の引き出し電極と電極パッドを接続し、電極パ
ッドは金ワイヤまたはＴＡＢリードによって、パッケー
ジ外部端子と接続されている。
ように、半導体チップ５１の中央部の半導体回路が形成
されている能動素子領域５２を囲む半導体チップ５１の
周縁部に形成されている。この電極パッド５３は、配線
をパターニングし、半導体基板全面に保護絶縁膜を形成
した後、半導体チップ５１の周縁部の保護絶縁膜に必要
数の矩形コンタクト孔を開口して、配線を露出させ、形
成したものである。配線はＡｌやＡｌ合金等で形成さ
れ、素子の引き出し電極と電極パッドを接続し、電極パ
ッドは金ワイヤまたはＴＡＢリードによって、パッケー
ジ外部端子と接続されている。
【０００４】
【発明が解決しようとする課題】半導体装置に使用され
る電極配線材料は加工工程の途中で、フッ素、イオウ、
塩素などの様々な汚染物質や、大気中の湿気や水洗時の
水分が表面に付着しやすい。
る電極配線材料は加工工程の途中で、フッ素、イオウ、
塩素などの様々な汚染物質や、大気中の湿気や水洗時の
水分が表面に付着しやすい。
【０００５】このため、電極配線材料にコロージョン反
応（主に酸化反応）が進行すると同時に、電極配線表面
は絶縁性の被膜によって覆われ、以下のような問題が生
じる。
応（主に酸化反応）が進行すると同時に、電極配線表面
は絶縁性の被膜によって覆われ、以下のような問題が生
じる。
【０００６】第一に、コロージョン反応のために、電極
配線材料が侵食され、断線不良の原因、あるいは断線ま
で至らない場合にも配線の細りとなり信頼性の問題が生
じる。
配線材料が侵食され、断線不良の原因、あるいは断線ま
で至らない場合にも配線の細りとなり信頼性の問題が生
じる。
【０００７】第二に、特に、下層と上層の電極配線材料
同士のコンタクトをとるためのビアコンタクト部のよう
な接合面では、下層電極配線表面にコロージョン等によ
る析出や被膜が形成され、接合直前にアルゴンガス等に
よるスパッタエッチングを行っても、エッチング不足に
よる導通不良が生じることがある。
同士のコンタクトをとるためのビアコンタクト部のよう
な接合面では、下層電極配線表面にコロージョン等によ
る析出や被膜が形成され、接合直前にアルゴンガス等に
よるスパッタエッチングを行っても、エッチング不足に
よる導通不良が生じることがある。
【０００８】第三に、電極パッド部はコンタクト孔開
口、ボンディング工程まで露出したまま作業が行われて
ゆく。このため、電極パッドと金ワイヤー等と接合する
際に、電極パッド表面のコロージョン等による被膜を接
合時の外力では破壊することができず、接合不良を生じ
たり、接合強度不足になることがある。また、コンタク
ト孔に露出した配線表面にバリアメタル膜を形成する場
合でも、このバリアメタル膜表面にコロージョン等によ
る被膜が生じていると導通不良の原因になる。
口、ボンディング工程まで露出したまま作業が行われて
ゆく。このため、電極パッドと金ワイヤー等と接合する
際に、電極パッド表面のコロージョン等による被膜を接
合時の外力では破壊することができず、接合不良を生じ
たり、接合強度不足になることがある。また、コンタク
ト孔に露出した配線表面にバリアメタル膜を形成する場
合でも、このバリアメタル膜表面にコロージョン等によ
る被膜が生じていると導通不良の原因になる。
【０００９】第四に、通常、各工程間には、工程途中の
表面の汚染や吸湿等を防ぐために、時間的制約、作業上
の注意が多々存在し、電極配線形成後にも汚染やコロー
ジョン反応の進行防止のための厳しい条件を設定せざる
をえない。
表面の汚染や吸湿等を防ぐために、時間的制約、作業上
の注意が多々存在し、電極配線形成後にも汚染やコロー
ジョン反応の進行防止のための厳しい条件を設定せざる
をえない。
【００１０】主に水分の存在で電極材料のコロージョン
反応が進行するが、半導体装置の製造工程から水分を遮
断することは不可能であるため、電極配線材料表面を容
易に耐湿処理・撥水性加工する方法が強く望まれてい
た。
反応が進行するが、半導体装置の製造工程から水分を遮
断することは不可能であるため、電極配線材料表面を容
易に耐湿処理・撥水性加工する方法が強く望まれてい
た。
【００１１】
【課題を解決するための手段】上述の問題点を解決する
ため本発明は、半導体基板と、前記半導体基板上の金属
膜と、前記金属膜表面上に形成された撥水性被膜とを有
することを特徴とする半導体装置を提供する。同時に、
半導体基板上に形成された金属膜表面上に撥水性被膜を
形成する工程を有することを特徴とする半導体装置の製
造方法を提供する。ここで、前記金属膜が電極または配
線であっても、また、前記金属膜表面は電極パッド開口
部であっても良い。更に、前記金属膜はアルミニウムま
たはアルミニウム合金であっても良い。
ため本発明は、半導体基板と、前記半導体基板上の金属
膜と、前記金属膜表面上に形成された撥水性被膜とを有
することを特徴とする半導体装置を提供する。同時に、
半導体基板上に形成された金属膜表面上に撥水性被膜を
形成する工程を有することを特徴とする半導体装置の製
造方法を提供する。ここで、前記金属膜が電極または配
線であっても、また、前記金属膜表面は電極パッド開口
部であっても良い。更に、前記金属膜はアルミニウムま
たはアルミニウム合金であっても良い。
【００１２】前記撥水性被膜は有機硅素化合物であり、
更に、前記有機硅素化合物は直鎖状ポリオルガノシロキ
サン、または環状ポリオルガノシロキサンから選ばれた
少なくとも１種のポリオルガノシロキサンであっても良
い。
更に、前記有機硅素化合物は直鎖状ポリオルガノシロキ
サン、または環状ポリオルガノシロキサンから選ばれた
少なくとも１種のポリオルガノシロキサンであっても良
い。
【００１３】また、前記金属膜表面上に有機硅素化合物
を塗布した後に、加熱乾燥して前記撥水性被膜を形成し
ても良く、エッチング処理液または洗浄用水よりも比重
の軽い有機硅素化合物と前記エッチング処理液または洗
浄用水とを一槽に貯め、前記絶縁膜をエッチング処理し
た後で、前記半導体基板を前記エッチング処理液または
洗浄用水から引き上げるときに前記硅素化合物層を通過
させることによって前記撥水性被膜を形成しても良い。
を塗布した後に、加熱乾燥して前記撥水性被膜を形成し
ても良く、エッチング処理液または洗浄用水よりも比重
の軽い有機硅素化合物と前記エッチング処理液または洗
浄用水とを一槽に貯め、前記絶縁膜をエッチング処理し
た後で、前記半導体基板を前記エッチング処理液または
洗浄用水から引き上げるときに前記硅素化合物層を通過
させることによって前記撥水性被膜を形成しても良い。
【００１４】
【作用】電極配線表面上に撥水性の被膜を形成しておく
ことにより、塩素等の汚染を防止し、電極配線材料のコ
ロージョン反応を抑える。更に、有機硅素化合物が良好
な絶縁物質であることから、絶縁膜上での電極間の表面
リークをも抑える。
ことにより、塩素等の汚染を防止し、電極配線材料のコ
ロージョン反応を抑える。更に、有機硅素化合物が良好
な絶縁物質であることから、絶縁膜上での電極間の表面
リークをも抑える。
【００１５】
【実施例】（実施例１）以下、本発明の第１の実施例を
図１から図４を用いて詳細に説明する。本実施例は、本
発明をＭＯＳ型ＦＥＴに用いるものである。
図１から図４を用いて詳細に説明する。本実施例は、本
発明をＭＯＳ型ＦＥＴに用いるものである。
【００１６】本発明に用いる有機硅素化合物として、例
えば、ポリオルガノシロキサン（以下シリコーンと称す
る）の中のポリジオルガノシロキサンを図３、図４に示
す。シリコーンはその性状により、オイル・ゴム・レジ
ンの３基本形に分類できるが、その中で図３はシリコー
ンオイルの持つ鎖状分子構造を示したもので、ｌは０以
上の整数を示し、図４は環状分子構造を示したもので、
ｍは３以上の整数を示す。ここで、Ｒは同一または相異
なる置換または非置換の１価の炭化水素基で、主にメチ
ル基（ＣＨ3 ）、フェニル基（Ｃ6 Ｈ5 ）、長鎖アルキ
ル基（Ｃn Ｈ2n+1）、トリフルオロプロピル基（ＣＦ3
ＣＨ2 ＣＨ2 ）などである。
えば、ポリオルガノシロキサン（以下シリコーンと称す
る）の中のポリジオルガノシロキサンを図３、図４に示
す。シリコーンはその性状により、オイル・ゴム・レジ
ンの３基本形に分類できるが、その中で図３はシリコー
ンオイルの持つ鎖状分子構造を示したもので、ｌは０以
上の整数を示し、図４は環状分子構造を示したもので、
ｍは３以上の整数を示す。ここで、Ｒは同一または相異
なる置換または非置換の１価の炭化水素基で、主にメチ
ル基（ＣＨ3 ）、フェニル基（Ｃ6 Ｈ5 ）、長鎖アルキ
ル基（Ｃn Ｈ2n+1）、トリフルオロプロピル基（ＣＦ3
ＣＨ2 ＣＨ2 ）などである。
【００１７】ＭＯＳ型ＦＥＴは従来の方法を用いて形成
する。即ち、図１、図２に示すように、まず、改良ＬＯ
ＣＯＳ等の方法で、ｐ型半導体基板１表面にメモリセル
を分離するための素子分離領域２を膜厚800nm 程度形成
する。この後、例えば、塩酸を用いて素子予定領域に30
nm程度のゲート絶縁膜３を形成し、イオン打ち込み法等
により、例えば、ボロンを濃度１×1023cm-3程度導入
し、チャネル領域１０を形成する。次に、例えば、ＣＶ
Ｄ法により、ゲート電極を形成するためのポリシリコン
層をゲート絶縁膜３上の全面に膜厚400nm 程度堆積さ
せ、不純物を濃度１×1020〜1021cm-3程度拡散させる。
この後、まずドライエッチング法等によりポリシリコン
層をエッチングし、チャネル領域１０上に延びるゲート
電極４を形成する。
する。即ち、図１、図２に示すように、まず、改良ＬＯ
ＣＯＳ等の方法で、ｐ型半導体基板１表面にメモリセル
を分離するための素子分離領域２を膜厚800nm 程度形成
する。この後、例えば、塩酸を用いて素子予定領域に30
nm程度のゲート絶縁膜３を形成し、イオン打ち込み法等
により、例えば、ボロンを濃度１×1023cm-3程度導入
し、チャネル領域１０を形成する。次に、例えば、ＣＶ
Ｄ法により、ゲート電極を形成するためのポリシリコン
層をゲート絶縁膜３上の全面に膜厚400nm 程度堆積さ
せ、不純物を濃度１×1020〜1021cm-3程度拡散させる。
この後、まずドライエッチング法等によりポリシリコン
層をエッチングし、チャネル領域１０上に延びるゲート
電極４を形成する。
【００１８】次に、ゲート電極４をマスクに１×1015cm
-2程度のヒ素イオン等をセルフアラインで打ち込み、ゲ
ート電極４を挟む半導体基板１上にｎ型のソース領域５
ａ、ドレイン領域５ｂを形成する。続いて、ＣＶＤ法等
を用いて、ゲート電極４を含む素子領域上に膜厚400nm
程度の層間絶縁膜６を形成する。
-2程度のヒ素イオン等をセルフアラインで打ち込み、ゲ
ート電極４を挟む半導体基板１上にｎ型のソース領域５
ａ、ドレイン領域５ｂを形成する。続いて、ＣＶＤ法等
を用いて、ゲート電極４を含む素子領域上に膜厚400nm
程度の層間絶縁膜６を形成する。
【００１９】この後、コンタクト以外の部分をマスク
し、ソース領域５ａ及びドレイン領域５ｂ上の層間絶縁
膜６とゲート酸化膜３に各々ソース用コンタクト孔７ａ
及びドレイン用コンタクト孔７ｂを、また、素子分離領
域２上のゲート電極４の上の層間絶縁膜６にゲート電極
用コンタクト孔７ｃを開口し、これらのコンタクト孔を
埋め込むように、例えば、スパッタリング等の方法によ
り、Ａｌ等の配線材料を堆積させ、配線材料層を形成
し、続いて、図１にあるように、所望のパタニングを施
し、配線８を形成する。
し、ソース領域５ａ及びドレイン領域５ｂ上の層間絶縁
膜６とゲート酸化膜３に各々ソース用コンタクト孔７ａ
及びドレイン用コンタクト孔７ｂを、また、素子分離領
域２上のゲート電極４の上の層間絶縁膜６にゲート電極
用コンタクト孔７ｃを開口し、これらのコンタクト孔を
埋め込むように、例えば、スパッタリング等の方法によ
り、Ａｌ等の配線材料を堆積させ、配線材料層を形成
し、続いて、図１にあるように、所望のパタニングを施
し、配線８を形成する。
【００２０】引き続き、有機硅素化合物槽として、例え
ば、シリコーンオイル槽に半導体基板１を浸漬し、加熱
乾燥を行い、配線８上にシリコーン等の有機硅素化合物
による非常に薄い撥水性被膜１１を形成する。このと
き、シリコーンに加熱乾燥を施すと、いち早く工程を終
了することができ、作業を効率化するという利点があ
る。ここでは、シリコーンオイル槽に浸漬することによ
って配線８上に撥水性被膜１１を形成したが、この他、
シリコーンオイルを噴霧または塗布等しても良い。ま
た、塗布後加熱により乾燥させたが、この他、風乾、自
然乾燥によっても良く、乾燥させずに濡れたままの状態
でも効果に変わりはない。更に、配線８表面に付着する
フッ素等のコロージョン物質をエッチング除去した後に
撥水性被膜１１を形成すると一層効果がある。最後に、
ＣＶＤ法等を用いて保護絶縁膜９を全面に堆積させ、Ｍ
ＯＳ型ＦＥＴを完成する。
ば、シリコーンオイル槽に半導体基板１を浸漬し、加熱
乾燥を行い、配線８上にシリコーン等の有機硅素化合物
による非常に薄い撥水性被膜１１を形成する。このと
き、シリコーンに加熱乾燥を施すと、いち早く工程を終
了することができ、作業を効率化するという利点があ
る。ここでは、シリコーンオイル槽に浸漬することによ
って配線８上に撥水性被膜１１を形成したが、この他、
シリコーンオイルを噴霧または塗布等しても良い。ま
た、塗布後加熱により乾燥させたが、この他、風乾、自
然乾燥によっても良く、乾燥させずに濡れたままの状態
でも効果に変わりはない。更に、配線８表面に付着する
フッ素等のコロージョン物質をエッチング除去した後に
撥水性被膜１１を形成すると一層効果がある。最後に、
ＣＶＤ法等を用いて保護絶縁膜９を全面に堆積させ、Ｍ
ＯＳ型ＦＥＴを完成する。
【００２１】以上の工程の途中に周辺の素子を形成する
工程を適宜含ませても良く、特に、撥水被膜１１を形成
後には塩素等の金属による汚染や水分の浸透を防ぐこと
ができるので、従来に比べてはるかに緩やかな時間的な
条件でこの後の工程を設定することができる。また、層
間絶縁膜６上にも撥水性被膜１１が形成されているの
で、層間絶縁膜６中への吸湿・透湿も防止することがで
き、素子の特性劣化を長期的に防ぐことができる。更
に、電極材料にコロージョンのような侵食や析出を将来
にわたって防ぐことができるので、信頼性、耐久性を向
上させることができる。また、上述のようにして形成し
た撥水性被膜１１は電気的絶縁性に優れており、絶縁膜
上等の電極間の表面リークも良好に抑制することがで
る。
工程を適宜含ませても良く、特に、撥水被膜１１を形成
後には塩素等の金属による汚染や水分の浸透を防ぐこと
ができるので、従来に比べてはるかに緩やかな時間的な
条件でこの後の工程を設定することができる。また、層
間絶縁膜６上にも撥水性被膜１１が形成されているの
で、層間絶縁膜６中への吸湿・透湿も防止することがで
き、素子の特性劣化を長期的に防ぐことができる。更
に、電極材料にコロージョンのような侵食や析出を将来
にわたって防ぐことができるので、信頼性、耐久性を向
上させることができる。また、上述のようにして形成し
た撥水性被膜１１は電気的絶縁性に優れており、絶縁膜
上等の電極間の表面リークも良好に抑制することがで
る。
【００２２】以上では、ｐチャネルＭＯＳ型ＦＥＴにつ
いての実施例を説明してきたが、その他、ｎチャネルＭ
ＯＳ型ＦＥＴをはじめ、ＥＰＲＯＭなど、さまざまな半
導体素子の配線上に撥水被膜に用いることができる。 （実施例２）
いての実施例を説明してきたが、その他、ｎチャネルＭ
ＯＳ型ＦＥＴをはじめ、ＥＰＲＯＭなど、さまざまな半
導体素子の配線上に撥水被膜に用いることができる。 （実施例２）
【００２３】以下、本発明の第２の実施例を図１、図２
を参照しながら詳細に説明する。本実施例は、有機硅素
化合物を浮かせた槽を用い、撥水性被膜を形成する方法
である。実施例１と同様に、ＭＯＳ型ＦＥＴの配線材料
層まで形成する。
を参照しながら詳細に説明する。本実施例は、有機硅素
化合物を浮かせた槽を用い、撥水性被膜を形成する方法
である。実施例１と同様に、ＭＯＳ型ＦＥＴの配線材料
層まで形成する。
【００２４】この後、配線材料層をパタニングし、不要
部分をエッチング除去して配線８を形成するが、この
時、シリコーンオイルの比重が１よりも軽いことを利用
して、加工処理溶液とシリコーンオイルを一つの槽に入
れ、加工処理溶液とシリコーンオイルの２層とした処理
槽に半導体基板１を浸し、エッチング処理を行い、半導
体基板１引き上げの際にシリコーンオイル層を通過させ
てシリコーン膜を配線８上に形成する。引き続き、熱処
理を施すことにより、シリコーン膜を乾燥させ、配線８
上に薄い撥水性膜１１を形成することができる。この
他、エッチング処理後の洗浄工程で、水洗用の水槽を洗
浄用水とシリコーンの２層とし、水洗後に半導体基板１
を引き上る際にシリコーン層を通し、シリコーンからな
る撥水性被膜１１を形成しても良い。もちろん、エッチ
ング処理後、引き続きシリコーンオイルを噴霧または塗
布するなどの方法によって撥水性膜１１を形成すること
もできる。また、熱処理をしてシリコーンオイルを乾燥
させたが、風乾、自然乾燥を行ってもよい。この後、実
施例１と同様に、保護絶縁膜９を形成してＭＯＳ型ＦＥ
Ｔを完成する。
部分をエッチング除去して配線８を形成するが、この
時、シリコーンオイルの比重が１よりも軽いことを利用
して、加工処理溶液とシリコーンオイルを一つの槽に入
れ、加工処理溶液とシリコーンオイルの２層とした処理
槽に半導体基板１を浸し、エッチング処理を行い、半導
体基板１引き上げの際にシリコーンオイル層を通過させ
てシリコーン膜を配線８上に形成する。引き続き、熱処
理を施すことにより、シリコーン膜を乾燥させ、配線８
上に薄い撥水性膜１１を形成することができる。この
他、エッチング処理後の洗浄工程で、水洗用の水槽を洗
浄用水とシリコーンの２層とし、水洗後に半導体基板１
を引き上る際にシリコーン層を通し、シリコーンからな
る撥水性被膜１１を形成しても良い。もちろん、エッチ
ング処理後、引き続きシリコーンオイルを噴霧または塗
布するなどの方法によって撥水性膜１１を形成すること
もできる。また、熱処理をしてシリコーンオイルを乾燥
させたが、風乾、自然乾燥を行ってもよい。この後、実
施例１と同様に、保護絶縁膜９を形成してＭＯＳ型ＦＥ
Ｔを完成する。
【００２５】このように、シリコーンと加工処理溶液ま
たは水の２層とした槽でエッチング処理や洗浄処理を行
うことにより、処理後速やか、かつ簡便に撥水性被膜１
１を形成することが可能である。また、撥水性被膜１１
形成のための大がかりな装置を必要としないという利点
もある。以上では、ＭＯＳ型ＦＥＴに本発明を用いた場
合について説明してきたが、この他、様々な半導体装置
の製造方法に用いることができる。 （実施例３）以下、第３の実施例を図５、図６を用いて
詳細に説明する。第３の実施例は、本発明を電極パッド
形成に用いるものである。
たは水の２層とした槽でエッチング処理や洗浄処理を行
うことにより、処理後速やか、かつ簡便に撥水性被膜１
１を形成することが可能である。また、撥水性被膜１１
形成のための大がかりな装置を必要としないという利点
もある。以上では、ＭＯＳ型ＦＥＴに本発明を用いた場
合について説明してきたが、この他、様々な半導体装置
の製造方法に用いることができる。 （実施例３）以下、第３の実施例を図５、図６を用いて
詳細に説明する。第３の実施例は、本発明を電極パッド
形成に用いるものである。
【００２６】従来のように、Ａｌ等で配線を形成、この
上に保護絶縁膜を形成し、半導体チップ５１の周縁部の
保護絶縁膜に電極パッド形成のための矩形のコンタクト
孔を開口し、配線を露出させ、電極パッド５３を形成す
る。
上に保護絶縁膜を形成し、半導体チップ５１の周縁部の
保護絶縁膜に電極パッド形成のための矩形のコンタクト
孔を開口し、配線を露出させ、電極パッド５３を形成す
る。
【００２７】この電極パッド５３を形成した半導体チッ
プ５１を、実施例１と同様に、有機硅素化合物としてシ
リコーンを入れた槽に浸漬させることによって、電極パ
ッド５３上にシリコーン膜を形成、続いて加熱乾燥させ
て、撥水性被膜をバリアメタル膜上に形成する。シリコ
ーンに加熱乾燥を施すと、いち早く工程を終了すること
ができ、作業を効率化できるという利点がある。ここで
は、シリコーンオイル槽に浸漬することによって配線上
にシリコーンを塗布したが、この他、シリコーンオイル
を噴霧または塗布等しても良い。また、塗布後加熱によ
り乾燥させたが、この他、風乾、自然乾燥によっても良
く、更に、乾燥させずに濡れたままの状態でも効果に変
わりはない。この他、配線表面に付着するフッ素等のコ
ロージョン物質をエッチング除去した後に撥水性被膜を
形成すると一層の効果を期待できる。
プ５１を、実施例１と同様に、有機硅素化合物としてシ
リコーンを入れた槽に浸漬させることによって、電極パ
ッド５３上にシリコーン膜を形成、続いて加熱乾燥させ
て、撥水性被膜をバリアメタル膜上に形成する。シリコ
ーンに加熱乾燥を施すと、いち早く工程を終了すること
ができ、作業を効率化できるという利点がある。ここで
は、シリコーンオイル槽に浸漬することによって配線上
にシリコーンを塗布したが、この他、シリコーンオイル
を噴霧または塗布等しても良い。また、塗布後加熱によ
り乾燥させたが、この他、風乾、自然乾燥によっても良
く、更に、乾燥させずに濡れたままの状態でも効果に変
わりはない。この他、配線表面に付着するフッ素等のコ
ロージョン物質をエッチング除去した後に撥水性被膜を
形成すると一層の効果を期待できる。
【００２８】また、撥水性被膜を形成する方法は、実施
例２に示したように、加工処理溶液または水とシリコー
ンを２層にした槽で半導体チップ５１を処理し、半導体
チップ５１を引き上げる際にシリコーン膜を通して撥水
性被膜を形成しても良い。
例２に示したように、加工処理溶液または水とシリコー
ンを２層にした槽で半導体チップ５１を処理し、半導体
チップ５１を引き上げる際にシリコーン膜を通して撥水
性被膜を形成しても良い。
【００２９】この後、電極パッド５３にワイヤボンディ
ングを行う。この時、撥水性被膜上からボンディングを
行っても、撥水性被膜は十分に薄いので、ボンディング
性に何等悪影響を及ぼすことはないが、ワイヤボンディ
ングを行う直前にアルゴンスパッタリング法等を用いて
撥水性被膜を除去してもよい。ここで、撥水性被膜は十
分に薄いので、容易に除去することが可能である。特
に、撥水性被膜によって電極パッド５３表面にコロージ
ョン反応が進行することを防止できるので、容易に良好
な電極表面を露出させることができる。
ングを行う。この時、撥水性被膜上からボンディングを
行っても、撥水性被膜は十分に薄いので、ボンディング
性に何等悪影響を及ぼすことはないが、ワイヤボンディ
ングを行う直前にアルゴンスパッタリング法等を用いて
撥水性被膜を除去してもよい。ここで、撥水性被膜は十
分に薄いので、容易に除去することが可能である。特
に、撥水性被膜によって電極パッド５３表面にコロージ
ョン反応が進行することを防止できるので、容易に良好
な電極表面を露出させることができる。
【００３０】以上では保護絶縁膜に電極パッドを形成し
た後に、電極パッド上に撥水性被膜を形成し、ボンディ
ングを行ったが、ボンディングを行う前に撥水性被膜を
いったん除去して、露出している配線材の上にバリアメ
タル膜を形成してからボンディングを行っても良い。ま
た、このバリアメタル膜上に撥水性被膜を形成してから
ボンディングを行ったり、ボンディング直前に撥水性被
膜を除去しても、配線材料の汚染等を避け、コロージョ
ン反応を良好に防止、配線とバリアメタル膜との間の導
通不良を防止することができる。更に、撥水性被膜形成
前にアルゴンスパッタ法等により表面の塩素等のコロー
ジョンの原因物質を除いておくと、一層の効果がある。
た後に、電極パッド上に撥水性被膜を形成し、ボンディ
ングを行ったが、ボンディングを行う前に撥水性被膜を
いったん除去して、露出している配線材の上にバリアメ
タル膜を形成してからボンディングを行っても良い。ま
た、このバリアメタル膜上に撥水性被膜を形成してから
ボンディングを行ったり、ボンディング直前に撥水性被
膜を除去しても、配線材料の汚染等を避け、コロージョ
ン反応を良好に防止、配線とバリアメタル膜との間の導
通不良を防止することができる。更に、撥水性被膜形成
前にアルゴンスパッタ法等により表面の塩素等のコロー
ジョンの原因物質を除いておくと、一層の効果がある。
【００３１】図６に電極パッド形成後、加湿放置による
金ワイヤの接合性劣化を剪断剥離強度の低下率を計測し
た結果を示す。従来法による電極パッドの剪断剥離強度
６１は接合性が放置に伴い著しく低下するのに対し、本
実施例６２では変化なく、接合性を良好に保つことがで
きることがわかる。
金ワイヤの接合性劣化を剪断剥離強度の低下率を計測し
た結果を示す。従来法による電極パッドの剪断剥離強度
６１は接合性が放置に伴い著しく低下するのに対し、本
実施例６２では変化なく、接合性を良好に保つことがで
きることがわかる。
【００３２】電極パッド表面の酸化膜厚を分析したとこ
ろ、従来法６１では酸化膜厚が放置時間とともに厚くな
ってゆくのに対し、本実施例では約５nmで変化なかっ
た。本実施例のように撥水性被膜を形成した後、金ワイ
ヤを接合する直前にもう一度電極パッド表面の酸化膜を
エッチング除去した場合には接合強度が向上する。
ろ、従来法６１では酸化膜厚が放置時間とともに厚くな
ってゆくのに対し、本実施例では約５nmで変化なかっ
た。本実施例のように撥水性被膜を形成した後、金ワイ
ヤを接合する直前にもう一度電極パッド表面の酸化膜を
エッチング除去した場合には接合強度が向上する。
【００３３】以上のように、撥水性被膜を電極パッド上
に形成することにより、電極パッドの汚染、水分の吸着
を防ぎ、コロージョン反応を抑えることができる。これ
によって、電極パッドと金ワイヤの接合性の劣化を防
ぎ、素子の信頼性、耐久性を向上させることができる。
に形成することにより、電極パッドの汚染、水分の吸着
を防ぎ、コロージョン反応を抑えることができる。これ
によって、電極パッドと金ワイヤの接合性の劣化を防
ぎ、素子の信頼性、耐久性を向上させることができる。
【００３４】電極配線材料が露出する工程は、上述の電
極パッドのためのコンタクト孔開口工程の他、電極配線
形成工程、電極材料堆積工程、電極のためのコンタクト
孔開口工程等があり、これらの工程の直後に露出した電
極配線材料上に撥水性被膜を形成すると、フッ素等によ
る汚染、水分の吸着を防止し、電極配線材料のコロージ
ョン反応の進行を有効に抑えることができる。更に、ウ
エハー裏面研削工程、ウエハーペレット切断工程、チッ
プ／フレーム接合工程、ペレット封止工程などの前に本
発明を用いれば、電極配線露出部分の汚染防止が可能で
ある。
極パッドのためのコンタクト孔開口工程の他、電極配線
形成工程、電極材料堆積工程、電極のためのコンタクト
孔開口工程等があり、これらの工程の直後に露出した電
極配線材料上に撥水性被膜を形成すると、フッ素等によ
る汚染、水分の吸着を防止し、電極配線材料のコロージ
ョン反応の進行を有効に抑えることができる。更に、ウ
エハー裏面研削工程、ウエハーペレット切断工程、チッ
プ／フレーム接合工程、ペレット封止工程などの前に本
発明を用いれば、電極配線露出部分の汚染防止が可能で
ある。
【００３５】
【発明の効果】パタニング後の配線を加湿放置したとき
のコロージョン発生量を図７に示す。配線材料はＡｌ−
Ｓｉ−Ｃｕ合金で、湿度１００％の容器に密封して室温
で放置後、配線１０ｍ中に発生したコロージョン個数を
測定した。
のコロージョン発生量を図７に示す。配線材料はＡｌ−
Ｓｉ−Ｃｕ合金で、湿度１００％の容器に密封して室温
で放置後、配線１０ｍ中に発生したコロージョン個数を
測定した。
【００３６】従来法７１では放置時間が進につれ、著し
いコロージョン発生が見られたが、本発明を用い、撥水
性被膜を形成した場合７２ではコロージョンはほとんど
発生しない。
いコロージョン発生が見られたが、本発明を用い、撥水
性被膜を形成した場合７２ではコロージョンはほとんど
発生しない。
【００３７】以上の説明からも明らかなように、電極配
線表面に撥水性の被膜を形成しておくことにより、撥水
性被膜が水分の吸着や、ナトリウム等の金属による汚染
を防ぎ、電荷保持特性等の素子特性劣化、電極配線等の
コロージョン反応を抑えることができる。これにより、
電極配線の断線不良や細りを防ぎ、信頼性、耐久性を向
上させることができる。また、電極材料同士等の接合面
では導通不良を良好に防止できる。更に、撥水性被膜は
薄く、容易に除去することもできるので、その後の工程
に何等不都合を生じない。この他、撥水性被膜に絶縁性
があることから電極間の表面リークを有効に抑えること
ができる。
線表面に撥水性の被膜を形成しておくことにより、撥水
性被膜が水分の吸着や、ナトリウム等の金属による汚染
を防ぎ、電荷保持特性等の素子特性劣化、電極配線等の
コロージョン反応を抑えることができる。これにより、
電極配線の断線不良や細りを防ぎ、信頼性、耐久性を向
上させることができる。また、電極材料同士等の接合面
では導通不良を良好に防止できる。更に、撥水性被膜は
薄く、容易に除去することもできるので、その後の工程
に何等不都合を生じない。この他、撥水性被膜に絶縁性
があることから電極間の表面リークを有効に抑えること
ができる。
【００３８】また、工程間で遅滞が生じたとしても、絶
縁膜表面上に撥水性被膜を形成してあるのでコロージョ
ン反応の進行を防止することができ、また、スパッタリ
ング等により容易に表面の絶縁膜を取り除くことがで
き、工程間に時間的余裕をもたせ、工程上の注意を減ら
すことが可能になる。
縁膜表面上に撥水性被膜を形成してあるのでコロージョ
ン反応の進行を防止することができ、また、スパッタリ
ング等により容易に表面の絶縁膜を取り除くことがで
き、工程間に時間的余裕をもたせ、工程上の注意を減ら
すことが可能になる。
【図１】本発明の第１及び第２の実施例を示すＭＯＳ型
ＦＥＴの平面図である。
ＦＥＴの平面図である。
【図２】本発明の第１及び第２の実施例を示すＭＯＳ型
ＦＥＴの断面図である。
ＦＥＴの断面図である。
【図３】直鎖状ポリジオルガノシロキサンの一般式であ
る。ここに、Ｒは同一または相異なる置換または非置換
の１価の炭化水素基で、主にメチル基（ＣＨ3 ）、フェ
ニル基（Ｃ6 Ｈ5 ）、長鎖アルキル基（Ｃn Ｈ2n+1）、
トリフルオロプロピル基（ＣＦ3 ＣＨ2 ＣＨ2 ）等であ
る。また、ｌは０以上の整数を示す。
る。ここに、Ｒは同一または相異なる置換または非置換
の１価の炭化水素基で、主にメチル基（ＣＨ3 ）、フェ
ニル基（Ｃ6 Ｈ5 ）、長鎖アルキル基（Ｃn Ｈ2n+1）、
トリフルオロプロピル基（ＣＦ3 ＣＨ2 ＣＨ2 ）等であ
る。また、ｌは０以上の整数を示す。
【図４】環状ポリジオルガノシロキサンの一般式であ
る。ここに、Ｒは同一または相異なる置換または非置換
の１価の炭化水素基で、主にメチル基（ＣＨ3）、フェ
ニル基（Ｃ6 Ｈ5 ）、長鎖アルキル基（Ｃn Ｈ2n+1）、
トリフルオロプロピル基（ＣＦ3 ＣＨ2 ＣＨ2 ）等であ
る。また、ｍは３以上の整数を示す。
る。ここに、Ｒは同一または相異なる置換または非置換
の１価の炭化水素基で、主にメチル基（ＣＨ3）、フェ
ニル基（Ｃ6 Ｈ5 ）、長鎖アルキル基（Ｃn Ｈ2n+1）、
トリフルオロプロピル基（ＣＦ3 ＣＨ2 ＣＨ2 ）等であ
る。また、ｍは３以上の整数を示す。
【図５】半導体チップの平面図である。
【図６】電極パッド形成後、加湿放置による金ワイヤの
剪断剥離強度の低下率を計測した結果を示す図である。
剪断剥離強度の低下率を計測した結果を示す図である。
【図７】パタニング後の配線を加湿放置したときのコロ
ージョン発生量を計測した結果を示した図である。
ージョン発生量を計測した結果を示した図である。
１ 半導体基板 ２ 素子分離領域 ３ ゲート酸化膜 ４ ゲート電極 ５ａ ソース領域 ５ｂ ドレイン領域 ６ 層間絶縁膜 ７ａ ソース用コンタクト孔 ７ｂ ドレイン用コンタクト孔 ７ｃ ゲート電極用コンタクト孔 ８ 配線 ９ 保護絶縁膜 １０ チャネル領域 １１ 撥水性被膜 ５１ 半導体チップ ５２ 能動素子領域 ５３ 電極パッド ６１ 従来法による剪断剥離強度低下率 ６２ 第３の実施例の剪断剥離強度低下率 ７１ 従来法によるコロージョン個数 ７２ 本発明を用いた場合のコロージョン個数
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31
Claims (9)
- 【請求項１】半導体基板と、 前記半導体基板上の金属膜と、 前記金属膜表面上に形成された撥水性被膜とを有するこ
とを特徴とする半導体装置。 - 【請求項２】半導体基板上に形成された金属膜表面上に
撥水性被膜を形成する工程を有することを特徴とする半
導体装置の製造方法。 - 【請求項３】前記金属膜が電極または配線であることを
特徴とする特許請求の範囲請求項１乃至請求項２記載の
半導体装置またはその製造方法。 - 【請求項４】前記金属膜表面は電極パッド開口部である
ことを特徴とする特許請求の範囲請求項３記載の半導体
装置またはその製造方法。 - 【請求項５】前記金属膜はアルミニウムまたはアルミニ
ウム合金であることを特徴とする特許請求の範囲請求項
１乃至請求項２の半導体装置またはその製造方法。 - 【請求項６】前記撥水性被膜は有機硅素化合物で形成さ
れていることを特徴とする特許請求の範囲請求項１乃至
請求項２記載の半導体装置またはその製造方法。 - 【請求項７】前記有機硅素化合物は直鎖状ポリオルガノ
シロキサン、または環状ポリオルガノシロキサンから選
ばれた少なくとも１種のポリオルガノシロキサンである
ことを特徴とする特許請求の範囲請求項６記載の半導体
装置またはその製造方法。 - 【請求項８】前記金属膜表面上に有機硅素化合物を塗布
した後に、加熱乾燥して前記撥水性被膜を形成すること
を特徴とする特許請求の範囲請求項２記載の半導体装置
の製造方法。 - 【請求項９】エッチング処理液または洗浄用水よりも比
重の軽い有機硅素化合物と前記エッチング処理液または
洗浄用水とを一槽に貯め、前記絶縁膜をエッチング処理
した後で、前記半導体基板を前記エッチング処理液また
は洗浄用水から引き上げる時にに前記硅素化合物層を通
過させることによって前記撥水性被膜を形成することを
特徴とする特許請求の範囲請求項２記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26163991A JP3202271B2 (ja) | 1991-10-09 | 1991-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26163991A JP3202271B2 (ja) | 1991-10-09 | 1991-10-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102126A true JPH05102126A (ja) | 1993-04-23 |
| JP3202271B2 JP3202271B2 (ja) | 2001-08-27 |
Family
ID=17364693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26163991A Expired - Fee Related JP3202271B2 (ja) | 1991-10-09 | 1991-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3202271B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012500487A (ja) * | 2008-08-18 | 2012-01-05 | センブラント グローバル リミテッド | ハロ炭化水素ポリマーコーティング |
| JP2012182256A (ja) * | 2011-02-28 | 2012-09-20 | Nichia Chem Ind Ltd | 発光装置 |
| KR101336850B1 (ko) * | 2006-06-26 | 2013-12-04 | 엘지디스플레이 주식회사 | 피디엠에스 블렌드, 이를 이용한 기판의 표면처리 방법,그리고 이를 이용한 박막형성 방법 |
| JP2021162574A (ja) * | 2020-03-30 | 2021-10-11 | ミネベアミツミ株式会社 | ひずみゲージ |
-
1991
- 1991-10-09 JP JP26163991A patent/JP3202271B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101336850B1 (ko) * | 2006-06-26 | 2013-12-04 | 엘지디스플레이 주식회사 | 피디엠에스 블렌드, 이를 이용한 기판의 표면처리 방법,그리고 이를 이용한 박막형성 방법 |
| JP2012500487A (ja) * | 2008-08-18 | 2012-01-05 | センブラント グローバル リミテッド | ハロ炭化水素ポリマーコーティング |
| JP2012182256A (ja) * | 2011-02-28 | 2012-09-20 | Nichia Chem Ind Ltd | 発光装置 |
| JP2021162574A (ja) * | 2020-03-30 | 2021-10-11 | ミネベアミツミ株式会社 | ひずみゲージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3202271B2 (ja) | 2001-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6346151B1 (en) | Method and apparatus for electroless plating a contact pad | |
| CN108666325B (zh) | 一种tft基板的制备方法、tft基板及显示装置 | |
| US4486292A (en) | Support and anchoring mechanism for membranes in selectively responsive field effect devices | |
| JP2008502156A (ja) | 接触抵抗が低減された半導体デバイス | |
| JP2003204014A (ja) | 半導体ウエハ、バンプ付き半導体ウエハの製造方法、バンプ付き半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器 | |
| EP0078173B1 (en) | Process for fabricating a semiconductor device having a phosphosilicate glass layer | |
| JPH055169B2 (ja) | ||
| JPH05102126A (ja) | 半導体装置及びその製造方法 | |
| JP2000208627A (ja) | 半導体装置の製造方法 | |
| JP3150378B2 (ja) | 半導体装置の製造方法 | |
| US4517734A (en) | Method of passivating aluminum interconnects of non-hermetically sealed integrated circuit semiconductor devices | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JPS5950105B2 (ja) | 半導体装置 | |
| KR890008980A (ko) | 반도체 장치의 제조방법 | |
| KR0169471B1 (ko) | 바이폴라 범프 트랜지스터 및 그 제조 방법 | |
| KR100632042B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH02113523A (ja) | 半導体装置の製造方法 | |
| JP3936475B2 (ja) | 半導体装置の電極形成方法 | |
| JPS63205930A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5882534A (ja) | 半導体装置 | |
| KR0175332B1 (ko) | D.i워터를 이용한 패턴정착불량 방지방법 | |
| JPS60217643A (ja) | 半導体装置 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPS60123027A (ja) | 半導体装置の製造方法 | |
| JPH07326709A (ja) | マルチチップ半導体パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |