JPS62179136A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS62179136A JPS62179136A JP61019470A JP1947086A JPS62179136A JP S62179136 A JPS62179136 A JP S62179136A JP 61019470 A JP61019470 A JP 61019470A JP 1947086 A JP1947086 A JP 1947086A JP S62179136 A JPS62179136 A JP S62179136A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- protective film
- film
- semiconductor device
- thick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 229920000620 organic polymer Polymers 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000009719 polyimide resin Substances 0.000 claims description 2
- 239000002861 polymer material Substances 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract description 8
- 239000011347 resin Substances 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 238000000465 moulding Methods 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は樹脂封止型の半導体装置およびその製造方法に
関する。
関する。
樹脂封止型の半導体装置の従来例を第３図および第４図
に示す。これらの半導体装置はリードフレームのベッド
部３０上にマウント材を介して半導体チップ３２がマウ
ントされ、半導体チップ３２のポンディングパッド（電
極）とリードフレ−ムのインナリード３３とがボンディ
ングワイヤ３４で接続されている。そして、半導体チッ
プのマウント領域、ずなわら半導体デツプ３２とボンデ
ィングワイヤ３４とインナリード３３とを含む領域に樹
脂３５がモールドされて１（止されており、インナリー
ド３３にｙ！ｌ設されたアウタリード３７がモールド樹
脂３５の外部で下方に折曲されて外部端子どなっている
。さらに、第３図の半導体装置は半導体デツプ３２のポ
ンディングパッドの内側の領域にポリイミド樹脂からな
る保護膜３８が約５０μｍの厚さで形成されている。こ
のような厚い保護膜は特にメモリ素子にＪ３いてソフト
エラーの原因どなるα糧等を遮蔽する目的で使用される
ことが多い。
に示す。これらの半導体装置はリードフレームのベッド
部３０上にマウント材を介して半導体チップ３２がマウ
ントされ、半導体チップ３２のポンディングパッド（電
極）とリードフレ−ムのインナリード３３とがボンディ
ングワイヤ３４で接続されている。そして、半導体チッ
プのマウント領域、ずなわら半導体デツプ３２とボンデ
ィングワイヤ３４とインナリード３３とを含む領域に樹
脂３５がモールドされて１（止されており、インナリー
ド３３にｙ！ｌ設されたアウタリード３７がモールド樹
脂３５の外部で下方に折曲されて外部端子どなっている
。さらに、第３図の半導体装置は半導体デツプ３２のポ
ンディングパッドの内側の領域にポリイミド樹脂からな
る保護膜３８が約５０μｍの厚さで形成されている。こ
のような厚い保護膜は特にメモリ素子にＪ３いてソフト
エラーの原因どなるα糧等を遮蔽する目的で使用される
ことが多い。
また、第４図の半導体装置は半導体チップ３２の上面全
体に簿い保護膜３９が形成されている。
体に簿い保護膜３９が形成されている。
この第４図の半導体装置に見られる薄い保護膜３９は半
導体チップの大型化に伴うパッシベーション膜の亀裂の
発生およびワイヤの変形等の防止および耐湿性の向上の
ために用いられる。
導体チップの大型化に伴うパッシベーション膜の亀裂の
発生およびワイヤの変形等の防止および耐湿性の向上の
ために用いられる。
一般に、半導体チップの大きさに関係なく保護膜を厚く
形成するのが理想的であるが、ボンディングワイヤの電
気的接続を良好にするため保護膜が薄いならざるを得な
い。このように薄い保護膜では、十分にその保護目的を
達成できないことがある。
形成するのが理想的であるが、ボンディングワイヤの電
気的接続を良好にするため保護膜が薄いならざるを得な
い。このように薄い保護膜では、十分にその保護目的を
達成できないことがある。
（発明の目的）
本発明は、半導体チップが大型化してもパッシベーショ
ン膜の亀裂、ボンディングワイヤの変形、ソフトエラー
の発生等がなくしかも耐湿性の良好な半導体装置と、そ
のための製造方法を提供することを目的とする。
ン膜の亀裂、ボンディングワイヤの変形、ソフトエラー
の発生等がなくしかも耐湿性の良好な半導体装置と、そ
のための製造方法を提供することを目的とする。
本発明による半導体装置は、電極部分が開孔された薄い
第１の保護膜と、電極部分よりら内方に厚い第２の保護
膜とを上面に有する半導体チップを備えている。
第１の保護膜と、電極部分よりら内方に厚い第２の保護
膜とを上面に有する半導体チップを備えている。
又、本発明による製造方法はウェーハプロセスを完了し
た基板の上面全体に薄い第１の保護膜を形成する工程と
、各半導体チップ上の電極部分の第１の保護膜を除去す
る工程と、電極部分およびその周囲の第１の保護股上に
選択的にエツチング防止膜を形成する工程と、基板の上
面全体に厚い第２の保護膜をＶＪ層する工程と、第２の
保護膜を選択的にエツチングしてエツチング防止膜を露
出させる工程と、エツチング防止膜を除去する工程とを
備えている。
た基板の上面全体に薄い第１の保護膜を形成する工程と
、各半導体チップ上の電極部分の第１の保護膜を除去す
る工程と、電極部分およびその周囲の第１の保護股上に
選択的にエツチング防止膜を形成する工程と、基板の上
面全体に厚い第２の保護膜をＶＪ層する工程と、第２の
保護膜を選択的にエツチングしてエツチング防止膜を露
出させる工程と、エツチング防止膜を除去する工程とを
備えている。
以下、本発明の実施例を図面を参照して具体的に説明す
る。
る。
第１図は本発明に係る半導体装置の一実腸例の断面図で
ある。ポンディングパッド２を除いて上面にガラス系パ
ッシベーション膜３が薄い形成された半導体デツプ１の
バッジベージ月ン膜３の上面には源い第１の保護膜４が
Ｗｉ層されている。この第１の保護膜４はポンディング
パッド２を除く部分に形成され、例えば厚さ１０μｍ以
下となるように形成される。さらに、第１の保護膜４上
には厚い第２の上部保護膜５が積層されている。第２の
保護膜４は例えば厚さ５０μ７１１１程度に形成されて
おり、主にポンディングパッド２内側に形成されている
。このＭ２の保護膜４もポンディングパッド２の周辺に
は形成されておらず、ポンディングパッド２部分には開
口６が形成されてワイヤボンディングが可能となってい
る。これらの保護膜４，５としては、例えばポリイミド
系樹脂のような有機高分子が選択される。このように第
１ ｄ３よび第２の保護膜４．５が形成され々半導体チ
ップは従来例と同様に、リードフレームのベッド部上に
マウントされ、ポンディングパッド２がリードフレーム
のインナリードとボンディングワイヤによって接続され
、さらに、これらを含む領域に樹脂がモールドされて封
止される。
ある。ポンディングパッド２を除いて上面にガラス系パ
ッシベーション膜３が薄い形成された半導体デツプ１の
バッジベージ月ン膜３の上面には源い第１の保護膜４が
Ｗｉ層されている。この第１の保護膜４はポンディング
パッド２を除く部分に形成され、例えば厚さ１０μｍ以
下となるように形成される。さらに、第１の保護膜４上
には厚い第２の上部保護膜５が積層されている。第２の
保護膜４は例えば厚さ５０μ７１１１程度に形成されて
おり、主にポンディングパッド２内側に形成されている
。このＭ２の保護膜４もポンディングパッド２の周辺に
は形成されておらず、ポンディングパッド２部分には開
口６が形成されてワイヤボンディングが可能となってい
る。これらの保護膜４，５としては、例えばポリイミド
系樹脂のような有機高分子が選択される。このように第
１ ｄ３よび第２の保護膜４．５が形成され々半導体チ
ップは従来例と同様に、リードフレームのベッド部上に
マウントされ、ポンディングパッド２がリードフレーム
のインナリードとボンディングワイヤによって接続され
、さらに、これらを含む領域に樹脂がモールドされて封
止される。
このように厚い第２の保護膜５によって半導体チップ上
面が被覆されることにより、モールド樹脂と半導体チッ
プの熱膨張率の差による半導体デツプへの応力が耕和さ
れるから、応力に起因する半導体チップのパターン変形
、パッシベーション膜等の保護膜３の亀裂の発生、ボン
ディングワイヤの変形をより効果的に防止することがで
き、待性が安定する。また、厚い７ｊＳ２の保護膜５に
よってα線がＭＩＫされるからメ［り一素子にあっては
ソフトエラーが減少する。さらには、ポンディングパッ
ド２部分は保護膜４．５が形成されていイ≧いから、ワ
イヤボンディングを確実に行なうことができ、電気的接
続が良好に行なわれる。
面が被覆されることにより、モールド樹脂と半導体チッ
プの熱膨張率の差による半導体デツプへの応力が耕和さ
れるから、応力に起因する半導体チップのパターン変形
、パッシベーション膜等の保護膜３の亀裂の発生、ボン
ディングワイヤの変形をより効果的に防止することがで
き、待性が安定する。また、厚い７ｊＳ２の保護膜５に
よってα線がＭＩＫされるからメ［り一素子にあっては
ソフトエラーが減少する。さらには、ポンディングパッ
ド２部分は保護膜４．５が形成されていイ≧いから、ワ
イヤボンディングを確実に行なうことができ、電気的接
続が良好に行なわれる。
次に、本発明に係る半導体装置の製造方法を第２図（ａ
）〜（１１）によって説明する。この製造方法は半導体
ウェーハ状態で行なわれるものであり、ウェーハプロセ
スを終了した半導体ウェーハ１１上にはポンディングパ
ッド１２が形成され、このポンディングパッド１２を除
く上面がガラス系パッシベーション膜１３にＪ：って７
＆面されている（第２図（ａ））。この半桿体ウェーハ
１１はレジスト塗布装置等のチャック盤上に載置され、
回転されながら第１の保護膜用材ｒ１が塗布される。
）〜（１１）によって説明する。この製造方法は半導体
ウェーハ状態で行なわれるものであり、ウェーハプロセ
スを終了した半導体ウェーハ１１上にはポンディングパ
ッド１２が形成され、このポンディングパッド１２を除
く上面がガラス系パッシベーション膜１３にＪ：って７
＆面されている（第２図（ａ））。この半桿体ウェーハ
１１はレジスト塗布装置等のチャック盤上に載置され、
回転されながら第１の保護膜用材ｒ１が塗布される。
こにより、半導体ウェーハ１１上面全体には１０μ７ｎ
以下の薄い第１の保８ｗＡｌ４が形成される（同図（ｂ
））。次に、この第１の保護膜１４のポンディングパッ
ド１２部分を例えばアルカリ性エツチング液を用いて除
去する（同図（Ｃ））。
以下の薄い第１の保８ｗＡｌ４が形成される（同図（ｂ
））。次に、この第１の保護膜１４のポンディングパッ
ド１２部分を例えばアルカリ性エツチング液を用いて除
去する（同図（Ｃ））。
この除去は公知の写真蝕刻法で行なうことができ、ポン
ディングパッド１２は第１の保ａ ＩＦｌｌ！１４から
露出する。その後、半導体ウェーハ１１上にはプラズマ
ＣｖＤ法等で上面全体に酸化シリコン（Ｓｉｎ２）膜１
５が形成される（同図（ｄ））。
ディングパッド１２は第１の保ａ ＩＦｌｌ！１４から
露出する。その後、半導体ウェーハ１１上にはプラズマ
ＣｖＤ法等で上面全体に酸化シリコン（Ｓｉｎ２）膜１
５が形成される（同図（ｄ））。
この二酸化シリコン膜１５はポンディングパッド部周辺
を後工程で使用される溶剤が加熱から保護するものであ
り、厚さ０．５５１Ｉｌ＋程度で被覆され、被覆後はポ
ンディングパッド１２周辺部分を残り゛ように他の部分
が酸性エツチング液等を用いた写真蝕刻法によって除去
される（同図（ｅ））。そして、半導体ウェーハ１１は
再び、レジスト塗布装置に搬送され、上面全体に５０μ
ｍｒＬ程度の厚い第２の保ＩＦＪ１６が形成される（同
図（ｆ））。
を後工程で使用される溶剤が加熱から保護するものであ
り、厚さ０．５５１Ｉｌ＋程度で被覆され、被覆後はポ
ンディングパッド１２周辺部分を残り゛ように他の部分
が酸性エツチング液等を用いた写真蝕刻法によって除去
される（同図（ｅ））。そして、半導体ウェーハ１１は
再び、レジスト塗布装置に搬送され、上面全体に５０μ
ｍｒＬ程度の厚い第２の保ＩＦＪ１６が形成される（同
図（ｆ））。
さらに、この厚い第２の保護膜１６はアルカリ性エツチ
ング液等を用いた写真蝕刻法等によってエツチングされ
酸化シリコン膜１５でＰｉ！Ｆａされた部分を露出する
ようにし除去される（同図（ｑ））。
ング液等を用いた写真蝕刻法等によってエツチングされ
酸化シリコン膜１５でＰｉ！Ｆａされた部分を露出する
ようにし除去される（同図（ｑ））。
次に写真蝕刻法で酸化シリコン膜１５をエツチング除去
する（同図（ｈ））。これにより、ポンディングパッド
１２が露出Ｊるから、ワイヤボンディングが可能となる
。以上の方法にＪ：って第１図に示す半導体装置を製造
することができる。
する（同図（ｈ））。これにより、ポンディングパッド
１２が露出Ｊるから、ワイヤボンディングが可能となる
。以上の方法にＪ：って第１図に示す半導体装置を製造
することができる。
なお、この製造方法において第１の上部保護膜１４とし
て耐薬品性、耐熱性かつ感光性の素材が選択される場合
には、上記酸化シリコン膜の形成およびエツチングを除
くことが可能であり、製造工程数の削減が可能となる。
て耐薬品性、耐熱性かつ感光性の素材が選択される場合
には、上記酸化シリコン膜の形成およびエツチングを除
くことが可能であり、製造工程数の削減が可能となる。
以上のとおり本発明の半導体装置によれば、大型の半導
体チップであっても上面に厚い保護膜が形成されるので
、応力集中によるパッシベーション膜の亀裂等の防止、
ソ７１〜［ラーの減少、耐湿性の向上前を図ることがで
きる。又、本発明の製造方法によれば、上記半導体装置
を安定して装造することがでさ゛る。
体チップであっても上面に厚い保護膜が形成されるので
、応力集中によるパッシベーション膜の亀裂等の防止、
ソ７１〜［ラーの減少、耐湿性の向上前を図ることがで
きる。又、本発明の製造方法によれば、上記半導体装置
を安定して装造することがでさ゛る。
第１図は本発明の一実施例の断面図、第２図は本発明の
製造工程を示す工程別断面図、第３図および第４図は従
来の半導体装置の断面図である。 １・・・半導体チップ、２，１２・・・ポンディングパ
ッド、３・・・保護膜、４．１４・・・薄い保護膜、５
゜１６・・・厚い保護膜、１１・・・半導体ウェーハ。
製造工程を示す工程別断面図、第３図および第４図は従
来の半導体装置の断面図である。 １・・・半導体チップ、２，１２・・・ポンディングパ
ッド、３・・・保護膜、４．１４・・・薄い保護膜、５
゜１６・・・厚い保護膜、１１・・・半導体ウェーハ。
Claims (1)
- 【特許請求の範囲】 １、電極部分が開孔された薄い第１の保護膜と、前記電
極部分よりも内方に厚い第２の保護膜とを上面に有する
半導体チップを備えた半導体装置。 ２、第１および第２の保護膜が有機高分子材料である特
許請求の範囲第１項記載の半導体装置。 ３、有機高分子材料がポリイミド樹脂である特許請求の
範囲第２項記載の半導体装置。 ４、ウエーハプロセスを完了した基板の上面全体に薄い
第１の保護膜を形成する工程と、各半導体チップ上の電
極部分の前記第１の保護膜を除去する工程と、 前記電極部分およびその周囲の第１の保護膜上に選択的
にエツチング防止膜を形成する工程と、基板の上面全体
に厚い第２の保護膜を積層する工程と、 前記第２の保護膜を選択的にエッチングして前記エッチ
ング防止膜を露出させる工程と、前記エッチング防止膜
を除去する工程と、 を備えた半導体装置の製造方法。 ５、エッチング防止膜がシリコン酸化膜である特許請求
の範囲第４項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61019470A JPS62179136A (ja) | 1986-01-31 | 1986-01-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61019470A JPS62179136A (ja) | 1986-01-31 | 1986-01-31 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62179136A true JPS62179136A (ja) | 1987-08-06 |
Family
ID=12000206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61019470A Pending JPS62179136A (ja) | 1986-01-31 | 1986-01-31 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62179136A (ja) |
-
1986
- 1986-01-31 JP JP61019470A patent/JPS62179136A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2083283A (en) | Resin molded type semiconductor device | |
| JP2773660B2 (ja) | 半導体装置 | |
| JPH0652732B2 (ja) | パツシベ−シヨン膜の形成方法 | |
| US5045918A (en) | Semiconductor device with reduced packaging stress | |
| JPH08274175A (ja) | 集積回路 | |
| JP2001168126A (ja) | 半導体装置とその製造方法 | |
| JPS62179136A (ja) | 半導体装置およびその製造方法 | |
| JPS59232424A (ja) | 半導体装置とその製造法 | |
| JPH0661233A (ja) | 半導体装置の製造方法 | |
| KR0134647B1 (ko) | 멀티 칩 패키지 및 그 제조방법 | |
| JPH09321181A (ja) | 半導体装置およびその製造方法 | |
| JPH06267935A (ja) | 半導体装置の製造方法 | |
| JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
| JP3751731B2 (ja) | 半導体装置の製造方法 | |
| JPS63271939A (ja) | 半導体装置の製造方法 | |
| JPS634713B2 (ja) | ||
| JPS62219541A (ja) | 半導体装置 | |
| JPS60186030A (ja) | ボンデイング方法 | |
| JPH0541469A (ja) | 樹脂封止型半導体装置 | |
| KR20050036464A (ko) | 웨이퍼 상에 범프를 형성하는 방법 및, 그에 의한 범프를구비한 반도체 팩키지 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| JPH0738468B2 (ja) | 磁気抵抗素子の製造方法 | |
| JPH01185925A (ja) | 半導体装置 | |
| JPH02146750A (ja) | 半導体集積回路およびその製造方法 | |
| JPS61172368A (ja) | 固体撮像装置 |