KR940027132A - 반도체 소자의 배선장치 제조방법 - Google Patents

반도체 소자의 배선장치 제조방법 Download PDF

Info

Publication number
KR940027132A
KR940027132A KR1019930007551A KR930007551A KR940027132A KR 940027132 A KR940027132 A KR 940027132A KR 1019930007551 A KR1019930007551 A KR 1019930007551A KR 930007551 A KR930007551 A KR 930007551A KR 940027132 A KR940027132 A KR 940027132A
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor device
silicide
manufacturing
polysilicon
Prior art date
Application number
KR1019930007551A
Other languages
English (en)
Other versions
KR960013782B1 (ko
Inventor
우상호
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930007551A priority Critical patent/KR960013782B1/ko
Priority to JP6093432A priority patent/JP2847031B2/ja
Priority to US08/236,860 priority patent/US5422311A/en
Publication of KR940027132A publication Critical patent/KR940027132A/ko
Application granted granted Critical
Publication of KR960013782B1 publication Critical patent/KR960013782B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 DRAM 및 SRAM에서의 워드라인 및 비트라인과 같은 반도체 소자의 배선장치 제조방법에 관한 것으로, 폴리실리콘 박막과 W-실리사이드 박막으로 된 배선장치용 박막 제조시, 상기 폴리실리콘 박막은 인이 인-시투로 도프되는 비정질 실리콘을 증착하여 저온에서 열처리 공정으로 조대화된 그레인이 형성되도록 하고, 상기 폴리실리콘 박막 상부에 W-실리사이드 박막을 증착한 후 열처리 공정으로 폴리실리콘 박막과 W-실리사이드 박막이 접촉된 계면에 실리콘이 성장되도록 하므로써 점착 특성을 향상시킬 뿐만 아니라 전기적 저항을 감소시켜 반도체 소자의 처리속도를 증대할 수 있는 기술이다.

Description

반도체 소자의 배선장치 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명에 의한 반도체 소자의 배선장치 제조단계를 나타낸 단면도이다.

Claims (3)

  1. 반도체 소자의 배선장치 제조방법에 있어서, 반도체 소자의 배선장치인 워드라인 및 비트라인이 형성 될 기판상에 Si2H6개스와 PH3개스를 이용하여 LPCVD 방법으로 전도매체인 인(P)이 인-시투로 도프되는 비정질 실리콘 박막을 증착하는 단계와, 상기 실리콘 박막을 불활성 기체 분위기하에서 열처리하여 그레인 사이즈가 조대화된 폴리실리콘 박막을 형성하는 단계와, 상기 폴리실리콘 박막 상부에 W-실리사이드 박막을 증착한 다음 800∼1000℃의 온도로 열처리 공정을 실시하여 폴리실리콘 박막과 W-실리사이드 박막과의 계면으로 W-실리사이드 박막 내부에 존재하는 실리콘 성분이 석출되어 실리콘을 성장하는 단계와, 상기 W-실리사이드 박막 및 폴리실리콘 박막으로 된 배선장치용 폴리사이드를 마스크 공정으로 워드라인 또는 비트라인을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 배선장치 제조방법.
  2. 제1항에 있어서, 상기 인이 인-시투로 주입되는 비정질 실리콘 박막은 그 증착온도를 450∼550℃로 하여 증착되는 것을 특징으로 하는 배선장치 제조방법.
  3. 제1항에 있어서, 상기 폴리실리콘 박막은 상기 증착된 실리콘 박막을 약 600℃의 온도범위하에서 5∼10시간정도로 열처리하여 형성되는 것을 특징으로 하는 배선장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930007551A 1993-05-03 1993-05-03 반도체 소자의 배선장치 제조 방법 KR960013782B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930007551A KR960013782B1 (ko) 1993-05-03 1993-05-03 반도체 소자의 배선장치 제조 방법
JP6093432A JP2847031B2 (ja) 1993-05-03 1994-05-02 半導体素子の配線製造方法
US08/236,860 US5422311A (en) 1993-05-03 1994-05-02 Method for manufacturing a conductor layer in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930007551A KR960013782B1 (ko) 1993-05-03 1993-05-03 반도체 소자의 배선장치 제조 방법

Publications (2)

Publication Number Publication Date
KR940027132A true KR940027132A (ko) 1994-12-10
KR960013782B1 KR960013782B1 (ko) 1996-10-10

Family

ID=19354856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930007551A KR960013782B1 (ko) 1993-05-03 1993-05-03 반도체 소자의 배선장치 제조 방법

Country Status (1)

Country Link
KR (1) KR960013782B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265777B1 (en) 1998-05-01 2001-07-24 Nec Corporation Semiconductor device with a low resistance wiring layer composed of a polysilicon and a refractory metal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265777B1 (en) 1998-05-01 2001-07-24 Nec Corporation Semiconductor device with a low resistance wiring layer composed of a polysilicon and a refractory metal
KR100323638B1 (ko) * 1998-05-01 2002-02-07 가네꼬 히사시 낮은 저항의 배선층을 갖는 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR960013782B1 (ko) 1996-10-10

Similar Documents

Publication Publication Date Title
KR950021220A (ko) 반도체 소자의 텅스텐 실리사이드 형성방법
US5714415A (en) Method of forming thin semiconductor film
KR950004410A (ko) 반도체장치의 게이트형성방법
US6204156B1 (en) Method to fabricate an intrinsic polycrystalline silicon film
KR940027132A (ko) 반도체 소자의 배선장치 제조방법
KR940010240A (ko) 표면적이 극대화된 도전층 제조 방법
KR970077673A (ko) 반도체 소자에 일체화된 커패시터를 형성하기 위한 공정
KR950002009A (ko) 반도체 소자의 배선장치 제조방법
KR0123236B1 (ko) 반도체 소자의 폴리실리콘막 형성 방법
KR970003470A (ko) 실리콘 전극의 제조 방법
KR970003539A (ko) 반도체 소자의 도전 배선 제조방법
KR960035888A (ko) 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법
KR940007975A (ko) 박막 트랜지스터의 채널폴리 제조방법
KR100472855B1 (ko) 반도체소자의다결정실리콘박막제조방법
KR100196596B1 (ko) 반도체 박막의 형성 방법
KR960026277A (ko) 반도체 소자의 비피에스지(bpsg) 막 형성방법
KR970003426A (ko) 반도체 장치의 제조 방법
KR980012099A (ko) 반도체 장치의 제조방법
KR950021270A (ko) 다결정 실리콘막을 통한 불순물 확산억제 방법
KR19990009168A (ko) 박막 트랜지스터 기판의 제조 방법
KR970052936A (ko) 반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법
KR960039427A (ko) 모스 전계효과 트랜지스터의 제조방법
KR20000003458A (ko) 폴리실리콘 박막 형성방법
JPH07321044A (ja) 半導体装置の製造方法
KR970052507A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee